

А. Л. Марченко

ОСНОВЫ ЭЛЕКТРОНИКИ

УЧЕБНОЕ ПОСОБИЕ ДЛЯ ВУЗОВ

*Допущено Научно-методическим советом по электротехнике и электронике
Министерства образования и науки российской федерации
в качестве учебного пособия по общепрофессиональной дисциплине
«Электротехника и электроника» для студентов высших учебных заведений,
обучающихся по неэлектротехническим направлениям подготовки бакалавров
550000 - технические науки и по неэлектротехническим направлениям подго-
товки дипломированных специалистов 650000 - техника и технологии*



Москва, 2009

УДК 621.375.132

ББК 32.846.6

М30

Рецензенты:

доктор технических наук, профессор А. Е. Краснопольский (МИСиС)

кандидат технических наук, профессор Ю. Е. Бабичев (МГГУ)

Марченко А. Л.

М30 Основы электроники. Учебное пособие для вузов / А. Л. Марченко. — М. : ДМК Пресс, 2008. — 296 с., ил. Табл. 25. Ил. 252. Библиогр. 26 назв.

ISBN 978-5-94074-432-0

Книга представляет собой учебное пособие по основам электроники, материал которой структурирован в соответствии с Государственным стандартом и программой по общепрофессиональной дисциплине для вузов «Электротехника и электроника».

Материал книги разбит на две части. В первой части рассматривается элементная база, а также основы аналоговой, импульсной и цифровой электроники. Вторая часть посвящена испытанию электронных устройств, смоделированных в программной среде NI Multisim 10.

Издание предназначено для студентов высших учебных заведений, а также может быть полезно инженерам и другим научно-техническим специалистам.

30-дневную демо-версию Multisim 10 можно скачать на сайте корпорации National Instruments по адресу www.ni.com/multisim.

Схемы электронных устройств, спроектированные в среде NI Multisim 10 и рассмотренные в книге, размещены на сайте издательства www.dmk-press.ru и автора www.marchenko.elinf.ru.

УДК 621.375.132

ББК 32.846.6

Все права защищены. Никакая часть этой книги не может быть воспроизведена в какой бы то ни было форме и какими бы то ни было средствами без письменного разрешения владельца авторских прав.

Материал, изложенный в данной книге, неоднократно проверен. Но поскольку вероятность наличия технических ошибок всё равно существует, к тому же настройки среды NI Multisim 10 и эмулятора моделей могут быть различны, издательство не может гарантировать абсолютную точность и правильность приводимых сведений и получаемых при эмуляции параметров и характеристик схем электронных устройств. В связи с этим издательство не несет ответственность перед частными лицами и организациями за возможные потери, понесенные в результате использования данной книги, прилагаемого к ней диска и схемных файлов.

ISBN 978-5-94074-432-0

© Марченко А. Л., 2008

© Оформление. ДМК Пресс, 2008

Содержание

Предисловие	8
Сокращения терминов, аббревиатуры	10
Введение	13
Тема 1. Полупроводниковые приборы	17
1.1. Электронно-дырочный переход	17
1.2. Диоды и их свойства	19
1.3. Разновидности диодов	21
1.4. Транзисторы	26
1.4.1. Биполярные транзисторы	26
1.4.2. Понятие о полевых транзисторах	31
1.5. Биполярный транзистор с изолированным затвором	33
1.6. Тиристоры	34
1.7. Интегральные микросхемы	37
Вопросы к теме 1	39
Тема 2. Источники вторичного электропитания	41
2.1. Общие положения	41
2.2. Однофазные выпрямители	42
2.3. Трехфазные выпрямители	45
2.4. Сглаживающие фильтры	47
2.5. Стабилизаторы напряжения и тока	51
2.6. Управляемые выпрямители	54
2.7. Внешние характеристики выпрямителей	55
Вопросы к теме 2	56
Тема 3. Электронные усилители	58
3.1. Назначение и классификация электронных усилителей	58
3.2. Характеристики усилителей	60
3.3. Типовая схема однокаскадного усилителя на биполярном транзисторе, включенного по схеме с ОЭ	62
3.4. Эмиттерный повторитель	66
3.5. Дифференциальный усилитель	67
3.6. Режимы работы усилительных каскадов	69
3.7. Каскадное соединение усилителей	70
3.8. Усилители мощности на транзисторах	71

3.9. Операционные усилители	73
Вопросы к теме 3	74
Тема 4. Импульсные устройства. Автогенераторы	76
4.1. Общие понятия	76
4.2. Параметры импульсов и импульсных устройств	77
4.3. Простейшие формирователи импульсов	78
4.4. Ограничители уровня	79
4.5. Транзисторный ключ	80
4.6. Триггер	82
4.7. Электронные генераторы	83
4.7.1. Автогенератор типа LC	84
4.7.2. Автогенераторы типа RC	85
4.7.3. Мультивибраторы	86
4.7.4. Генератор импульсов треугольной формы	89
4.7.5. Ждущий мультивибратор	90
4.7.6. Генератор пилообразного напряжения	90
Вопросы к теме 4	91
Тема 5. Логические основы цифровых устройств	93
5.1. Общие сведения о цифровых устройствах	93
5.2. Элементы алгебры логики	96
5.3. Основные логические операции и способы их аппаратной реализации	99
5.4. Универсальные логические операции и их особенности	102
5.5. Представление логических функций математическими выражениями	104
5.6. Переход от логической функции к логической схеме	105
5.7. Минимизация логических функций	106
5.8. Запись и реализация логических функций в универсальных базисах	107
5.9. Программируемые логические матрицы	110
Вопросы к теме 5	112
Тема 6. Функциональные узлы цифровых устройств	114
6.1. Комбинационные и последовательностные устройства	114
6.2. Дешифраторы и шифраторы	116
6.3. Мультиплексоры и демультиплексоры	118
6.4. Компаратор	120
6.5. Двоичные полусумматоры и сумматоры	121
6.6. Цифроаналоговые и аналого-цифровые преобразователи	123
6.6.1. Цифроаналоговые преобразователи	123
6.6.2. Аналого-цифровые преобразователи	125
6.7. Триггеры	127

6.7.1. Асинхронный RS-триггер	127
6.7.2. Синхронный RS-триггер	129
6.7.3. Т-триггер	129
6.7.4. D-триггер	129
6.7.5. JK-триггер	131
6.8. Счётчики	132
6.8.1. Классификация счётчиков	132
6.8.2. Счётчик с непосредственными связями	133
6.8.3. Суммирующий синхронный счётчик	135
6.8.4. Реверсивный синхронный счётчик	136
6.8.5. Десятичный счётчик	137
6.9. Регистры и регистровая память	138
6.10. Арифметико-логические устройства	140
6.10.1. Классификация и обобщенная структура АЛУ	140
6.10.2. Универсальное АЛУ в интегральном исполнении	142
6.11. Запоминающие устройства	144
6.11.1. Классификация запоминающих устройств	144
6.11.2. Схемы элементов памяти	145
Вопросы к теме 6	150
Тема 7. Микропроцессорные устройства	151
7.1. Общие сведения о микропроцессорах	151
7.2. Типы микропроцессоров и архитектура вычислительных устройств	153
7.2.1. Основные типы микропроцессоров	153
7.2.2. Основные команды и регистры микропроцессоров	155
7.2.3. Архитектура вычислительных устройств	157
7.2.4. Структура и функционирование микропроцессоров	159
7.3. Микропроцессорные системы и микроконтроллеры	163
7.3.1. Микропроцессорные комплекты и микропроцессорные системы	164
7.3.2. Микроконтроллеры	166
7.3.3. Многопроцессорные системы	167
Вопросы к теме 7	168
Тема 8. Структура и свойства среды моделирования схем электронных устройств NI Multisim 10	169
8.1. Общие положения	169
8.2. Общие сведения о среде интерактивного проектирования электронных схем NI Multisim 10	171
8.2.1. Установка MS10	171
8.2.2. Основные элементы программной среды MS10	172

8.2.3. Командные строки инструментальной линейки	177
8.2.4. Измерительные приборы, источники питания и устройства визуализации	180
8.3. Технология сборки схем	181
Тема 9. Моделирование схем аналоговых электронных устройств	185
9.1. Полупроводниковые диод, стабилитрон и тиристор	185
9.2. Однофазные полупроводниковые выпрямители	191
9.3. Биполярные и полевые транзисторы	194
9.4. Простейшие транзисторные усилители	200
9.4.1. Усилитель на биполярном транзисторе с ОЭ	200
9.4.2. Усилитель на полевом транзисторе с ОИ	204
9.4.3. Истоковый повторитель	207
9.4.4. Дифференциальный усилитель на биполярных транзисторах	208
9.5. Электронные устройства на операционных усилителях	210
9.6. Аналоговые компараторы	217
9.7. Мультивибраторы	224
9.7.1. Симметричный и несимметричный мультивибраторы и одновибратор	224
9.7.2. Генератор линейно изменяющегося напряжения	227
9.8. Генераторы синусоидальных колебаний	228
9.8.1. Ёмкостная трёхточечная схема LC-генератора	228
9.8.2. Индуктивная трёхточечная схема LC-генератора	235
9.8.3. RC-генератор синусоидальных колебаний	236
Тема 10. Моделирование схем цифровых и аналого-цифровых устройств	240
10.1. Библиотеки цифровых устройств и инструментарий программной среды MS10	240
10.1.1. Генератор бинарного слова	240
10.1.2. Логический анализатор	245
10.1.3. Схема проверки настроек инструментов Word Generator и Logic Analyzer	248
10.2. Логические элементы и схемы	250
10.2.1. Двоичные логические элементы	250
10.2.2. Логические схемы на элементах ИЛИ, И и НЕ	252
10.3. Триггеры	253
10.3.1. RS-триггер на логических элементах ИЛИ-НЕ	253
10.3.2. Триггеры Т-, D- и JK-типа	255

10.4. Дешифратор и шифратор	255
10.5. Демультимплексор и мультимплексор	258
10.6. Цифровой компаратор	262
10.7. Универсальный регистр	264
10.8. Счётчики	269
10.9. Цифроаналоговый преобразователь	271
10.10. Аналого-цифровой преобразователь	274
10.11. Оптоэлектронные приборы	280
Заключение	285
Приложение. Каталог схемных файлов электронных устройств	286
Список литературы	289
Предметный указатель	291

Предисловие

Современный прогресс развития электроники, широкое внедрение интегральных микросхем и микропроцессоров дали возможность в десятки раз уменьшить массу и размеры электронной аппаратуры управления и контроля технологическими процессами многих отраслей промышленности, причем микросхемы и микропроцессоры используются в совокупности аппаратных и программных средств с преобразователями аналоговых сигналов, с унификацией информационных магистралей.

В современных электронных устройствах (дешифраторах, сумматорах, триггерах, регистрах, счетчиках и многих других) основным видом сигналов являются цифровые. Цифровая техника относится к наиболее динамично развиваемой сфере и во многом определяет общий технический прогресс. Однако и в цифровой век аналоговые компоненты остаются востребованными, причем именно цифровые технологии стимулируют разработку и выпуск аналоговых и аналого-цифровых микросхем.

Ускоренное развитие электроники как области науки и техники вызывает потребность к ее познанию при подготовке специалистов многих направлений. Поэтому в Государственных образовательных стандартах предусмотрено изучение основ микроэлектроники, информационной или промышленной электроники в виде отдельной дисциплины, а для неэлектротехнических направлений подготовки бакалавров (550 000 — технические науки) и для неэлектротехнических направлений подготовки дипломированных специалистов (650 000 — техника и технологии) — в виде раздела "Основы электроники" общепрофессиональной дисциплины для вузов 651600 (150400) "Электротехника и электроника".

В настоящее время имеется много хороших учебников и учебных пособий по электротехнике и электронике (перечень некоторых из них приведен в списке литературы), рассчитанных на изучение дисциплины на третьем уровне (180...330 часов).

В учебных планах и в рабочих программах на изучение раздела "Основы электроники" указанной дисциплины в аудитории рекомендовано не более 36 часов, включая часы, выделяемые на проведение лабораторно-практических занятий. В рамках

указанного объёма часов на изучение основ электроники удаётся рассмотреть только базовые электронные приборы и узлы, их характеристики и кратко изложить инженерные приёмы расчёта основных параметров указанных устройств.

Многолетней практикой доказано, что процесс познания электроники неразрывно связан как с теоретическим осмыслением явлений и процессов, происходящих в электронных устройствах, так и с экспериментальными исследованиями схем электронных устройств в лаборатории.

Наряду с натурными экспериментами в настоящее время широкое распространение получило компьютерное проектирование и испытание электронных схем в таких средах схемотехнического моделирования, как Electronics Workbench, DesignLab, P-Spice, Micro-Logic, LabVIEW, NI Multisim, Matlab и др. На этапе начального освоения студентами методов проектирования и испытания электронных устройств наиболее приемлемым средством, на наш взгляд, является программная среда NI Multisim 10 компании Electronics Workbench Group, входящей в корпорацию National Instruments.

Большое количество и разнообразие моделей электронных устройств, средств анализа и виртуальных приборов делает среду MS10 удобным инструментом для демонстрации и визуализации проявления многих фундаментальных явлений и процессов аналоговой и цифровой электроники.

Схемные файлы моделей электронных устройств можно скачать с сайта издательства ДМК Пресс по адресу www.dmk-press.ru или с сайта автора www.marchenko.elinf.ru, а профессиональную либо студенческую 30-дневную версию среды Multisim 10 - с сайта корпорации National Instruments www.ni.com/multisim.

Данное учебное пособие подготовлено на основе лекций, читаемых автором в «МАТИ» — РГТУ им. К. Э. Циолковского, и предназначено для студентов, изучающих, и молодых преподавателей, излагающих в ограниченном объёме часов, основы электроники в рамках общепрофессиональной дисциплины для вузов "Общая электротехника и электроника".

Автор считает своим долгом выразить глубокую благодарность рецензентам рукописи пособия д. т. н., профессору А. Е. Краснопольскому (МИСиС) и к. т. н., профессору Ю. Е. Бабичеву (МГГУ) за полезные рекомендации и замечания, учтенные автором при окончательной подготовке рукописи к изданию. Автор благодарит также руководителя инновационных программ корпорации National Instruments в России П. Р. Сепояна за оказанное содействие в издании этой книги.

Сокращения терминов, аббревиатуры

АЛУ — арифметико-логическое устройство;
АЦП — аналого-цифровой преобразователь;
АЧХ — амплитудно-частотная характеристика;
ВАХ — вольт-амперная характеристика;
ГТИ — генератор тактовых импульсов;
ЗУ — запоминающее устройство;
ЕСКД — единая система конструкторской документации;
И³Л — интегрально-инжекционная логическая ИМС;
И, ИЛИ, НЕ — дизъюнктор, конъюнктор, инвертор;
ИВП — источник вторичного электропитания;
ИМС — интегральная микросхема;
КМОП — ИМС на основе комплементарных МОП-транзисторов;
КМДП — комплементарная МДП-структура ИМС;
КОП — код операции;
МДП — металл-диэлектрик-полупроводник;
МОП — металл-окисел-полупроводник;
МП — микропроцессор;
МПК — микропроцессорный комплект;
МПС — микропроцессорная система;
ОБ, ОК, ОЭ — общая база, общий коллектор, общий эмиттер;

ОЗ, ОИ, ОС — общий затвор, общий исток, общий сток;
ОЗУ — оперативное запоминающее устройство;
ООС — отрицательная обратная связь;
ОУ — операционный усилитель;
ПЗУ — постоянное запоминающее устройство;
ПК — персональный компьютер;
ПЛМ — программируемая логическая матрица;
ПМЛ — программируемая матричная логика;
ППЗУ — программируемое постоянное запоминающее устройство;
ПОС — положительная обратная связь;
РЕТЛ — резисторно-ёмкостная логическая ИМС;
РПЗУ — репрограммируемое постоянное запоминающее устройство;
РОН — регистры общего назначения;
РТЛ — резистивно-транзисторная логическая ИМС;
СБИС — сверхбольшая ИМС;
СВЧ — сверхвысокая частота;
СДНФ — совершенная дизъюнктивная нормальная форма;
СКНФ — совершенная конъюнктивная нормальная форма;
ТКС — температурный коэффициент сопротивления;
ТЛНС — транзисторная логическая ИМС с непосредственной связью;
ТКН — температурный коэффициент напряжения;
ТТЛ — транзисторно-транзисторная логическая структура ИМС;
УН, УР, УТ — усилитель напряжения, мощности, тока;
УВЧ, УНЧ, УПТ — усилитель высокой, низкой, промежуточной частоты;
УСВЧ — усилитель сверхвысокой частоты;
УУ — устройство управления;
ФАЛ — функция алгебры логики;
ФЧХ — фазочастотная характеристика;
ЦАП — цифроаналоговый преобразователь;
ЦП — центральный процессор;
ШИ — шинный интерфейс;
ЭВМ — электронно-вычислительная машина;
ЭДС — электродвижущая сила;
ЭЛС — эмиттерно-связанная логическая структура ИМС;
CD-ROM — привод компакт-диска;

CISC — микропроцессор классической архитектуры;
CMOS — полупроводниковая МОП-структура ИМС;
DSP — цифровой сигнальный микропроцессор;
MISC — микропроцессор, работающий с минимальным набором команд;
MS10 — программная среда NI Multisim 10;
RAM — оперативная память;
RISC — микропроцессор с неполным набором команд;
ROM — постоянная память;
TTL — транзисторно-транзисторная логическая структура ИМС;
VLIM — микропроцессор, имеющий очень длинные команды.

В книге использовано большое количество терминов, связанных с работой в среде NI Multisim 10. Выделенные **полужирным шрифтом** термины и символьные обозначения в текстах тем 8, 9 и 10 относятся к командам, опциям, закладкам и кнопкам меню среды MS10, названиям её библиотек, обозначениям компонентов и инструментов, они набраны шрифтом обычного начертания и в таком виде, как они отображаются на экране монитора и на моделях электронных устройств. Примеры набора обозначений:

команд: **File, View, Open, Simulate**; библиотек: **TTL, Basic, Source, Mixed**; названий инструментов: **Multimeter, Word Generator**; компонентов: **OPAMP, VD1, R2, B, X1, AD846** и т. д.

Однако *параметры* базовых элементов (резисторов, конденсаторов, индуктивных катушек), используемые при написании формул и при выполнении расчётов, записаны в виде индексированных величин, например, сопротивление резистора **R1** обозначено как R_1 , ёмкость конденсатора **C2** — как C_2 и т. д.

Введение

Современная электроника стала одним из важнейших направлений научно-технического прогресса в мире. Создание больших и сверхбольших интегральных микросхем, микропроцессоров и микропроцессорных систем позволило организовать массовое производство электронных вычислительных машин и компьютеров высокого быстродействия, различных видов электронной аппаратуры, систем и устройств управления технологическими процессами, систем связи, экспертных, контролирующих и других систем.

Электроника — это отрасль науки и техники, связанная с исследованиями, разработкой, изготовлением и применением электронных, ионных и полупроводниковых устройств.

В истории развития электроники можно выделить четыре основных этапа: электронных ламп (с 1904 г.), транзисторов (с 1947 г.), интегральных схем (с 1958 г.), функциональных устройств с использованием объемных эффектов (с 1980 г.), и четыре главные области применения: электросвязь, радиоэлектронная аппаратура широкого применения, вычислительная техника и промышленная электроника.

Электросвязь охватывает следующие направления техники: радиосвязь, радиовещание, телевидение, звуковое вещание, автоматическую электросвязь, многоканальную электросвязь, радиорелейную, космическую, волоконно-оптическую и сотовую связи. В сфере телекоммуникаций прогнозируется, что в ближайшем будущем 80% систем связи перейдут на цифровые стандарты, произойдёт существенный скачок в развитии микросотовой персональной телефонии, на которую будет приходиться до 15% мирового рынка мобильной связи. Это обеспечит повсеместную возможность приёма и передачи информации любых форматов и объёмов.

К радиоэлектронной аппаратуре относят: радиоприемники, телевизоры, магнитофоны, радиолы, магнитолы, музыкальные центры, устройства бытовой автоматики, электронные часы, электронные игрушки и др.

Вычислительная техника связана с разработкой и применением электронно-вычислительных машин, автоматизированных систем управления, систем автоматизирован-

ного проектирования, автоматизированных информационных, обучающих и контролирующих систем, гибких автоматизированных производств и др. Специалисты прогнозируют, что в ближайшие годы ожидается создание и широкое распространение карманных компьютеров, рост использования суперЭВМ с параллельной обработкой информации.

Промышленная электроника включает электротехническое и энергетическое оборудование, устройства электропитания, станки с числовым программным управлением, аппаратуру автоматики, телеуправления, телеметрии, радиолокации и радионавигации, измерительную аппаратуру, лазерную технику, ядерную электронику, медицинскую аппаратуру, биологическую электронику и др.

В литературе представлены многие направления развития электроники, в которых в качестве классификационных признаков выступают: специфика технологии производства, особенности использования электронных устройств, технические решения и характеристики электронных приборов и узлов и др. Среди современных направлений электроники, излагаемых в учебных дисциплинах, назовем *микроэлектронику, информационную и функциональную* (в том числе *молекулярную*) электроники.

Микроэлектроника продолжает развиваться быстрыми темпами как в направлении совершенствования полупроводниковой интегральной технологии, так и в направлении использования новых физических явлений.

В *интегральной микроэлектронике* используется принцип дискретной электроники, основанный на разработке электронной схемы по законам теории цепей. Этот принцип связан с ростом числа элементов микросхемы и межэлементных соединений по мере усложнения выполняемых ею функций. Однако повышение степени интеграции микросхем и связанное с этим уменьшение размеров элементов (уже достигнут топологический уровень 90...45 нм) имеет определенные пределы. К тому же интеграция свыше сотен тысяч элементов на одном кристалле оказывается технологически трудно выполнимой и не всегда экономически целесообразной.

Функциональная микроэлектроника предполагает принципиально другой подход: получение специальных сред с наперед заданными свойствами, основываясь непосредственно на физических явлениях в таких материалах, как сверхпроводники, сегнетоэлектрики, материалы с фотопроводящими свойствами, аморфные материалы, органические полупроводники и др. Для обработки информации используют оптические и магнитные явления в диэлектриках, закономерности распространения ультразвука, эффект накопления и переноса зарядов в приборах с зарядной связью, явления, основанные на квантовых когерентных свойствах — эффект Джозефсона и др. Реализация элементов на указанных свойствах позволяет получить приборы со сложным схемотехническим или системотехническим функциональным назначением.

В функциональной микроэлектронике успешно используют явления, связанные с изменением структуры тел на молекулярном уровне. Эти явления привели к возникновению нового направления — молекулярной электроники и биоэлектроники, в которых электронные элементы и устройства организованы на уровне отдельных молекул и их комплексов. К этому направлению относят также фазовые переходы в твердых

телах и жидких кристаллах, приводящие к резким изменениям электрических, магнитных и оптических свойств и высокой чувствительности к внешним воздействиям, что позволяет легко осуществлять ряд операций по управлению и преобразованию потоков информации в различных функциональных устройствах.

В настоящее время ведутся большие исследования в различных направлениях биоэлектроники, результаты которых показывают, что использование явлений живой природы может привести к новой научно-технической революции в этой области техники. К 2020 году прогнозируется начало выпуска биокомпьютеров, встраиваемых в живые организмы.

Современное структурное и схемное проектирование основано на использовании мощных силовых элементов, аналоговых и цифровых микросхем, номенклатура которых чрезвычайно разнообразна. Однако в любом устройстве можно выделить основные электронные приборы, на которых они построены. Среди них выделим:

- *электронные электровакуумные приборы* (электронные лампы, электронно-лучевые трубки: осциллографические кинескопы, дисплеи и др.);
- *ионные электровакуумные или газоразрядные приборы*, принцип действия которых основан на взаимодействии электронов с ионной плазмой (тиратроны, игнитроны, ионные разрядники, газоразрядные стабилитроны);
- *полупроводниковые приборы*, у которых движение зарядов происходит в твёрдом теле полупроводников.

Основными *классами* полупроводниковых приборов являются:

- диоды, биполярные и полевые транзисторы, тиристоры, фотоэлектронные и оптоэлектронные приборы;
- приборы, выполненные в виде интегральных микросхем разной степени интеграции и представляющие собой совокупность нескольких взаимосвязанных компонентов (транзисторов, диодов, резисторов и др.), изготовленных в едином технологическом цикле на полупроводниковых или диэлектрических подложках.

В зависимости *от физической природы сигналов* на входах и выходах различают четыре вида приборов-преобразователей сигналов:

- *электропреобразовательные приборы*, у которых электрические сигналы на входах и выходах;
- *электросветовые приборы*, у которых под воздействием входных электрических сигналов на выходах формируются световые сигналы;
- *фотоэлектрические приборы*, преобразующие входные световые сигналы в электрические;
- *термоэлектрические приборы*, у которых тепловые сигналы на входах и электрические на выходах.

В зависимости *от формы сигналов*, обращающихся в устройствах, различают аналоговые, импульсные, цифровые устройства и их комбинации.

Основными типами *аналоговых* устройств являются: автогенераторы гармонических колебаний и релаксационные генераторы, микрофоны, умножители (делители) и преобразователи частоты, модуляторы, демодуляторы (модемы), детекторы, усилители, в том числе операционные.

К *импульсным* устройствам относят функциональные узлы, предназначенные для формирования импульсных сигналов, изменения их параметров и выполнения над сигналами таких операций преобразования, как интегрирование, дифференцирование, задержки по времени, изменение формы, длительности и др.

Функциональные узлы, предназначенные для выполнения различных операций над объектами информации в виде цифровых сигналов, относят к *цифровым* устройствам.

Тема 1

Полупроводниковые приборы

1.1. Электронно-дырочный переход

Электроника базируется в основном на использовании полупроводниковых приборов: диодов, транзисторов, тиристоров и интегральных микросхем (ИМС).

В полупроводниковых приборах используется свойство односторонней проводимости p - n -переходов. *Электронно-дырочным* называют такой p - n -переход, который образован двумя областями полупроводника с разными типами проводимости: электронной (n) и дырочной (p). Получают p - n -переход с помощью диффузии или эпитаксии.

Полупроводник без примеси имеет собственную удельную электропроводность $\sigma_n = 10^2 \dots 10^{-8}$ См/м (у проводников $\sigma_{me} = 10^4 \dots 10^8$ См/м, у диэлектриков $\sigma_d < 10^{-8}$ См/м). Согласно зонной теории к полупроводникам относят вещества, ширина запрещенной энергетической зоны которых $\Delta W < 3$ эВ (рис. 1.1). Так, у германия (Ge) $\Delta W = 0,72$ эВ, у кремния (Si) $\Delta W = 1,11$ эВ, у арсенида галлия (GaAs) $\Delta W = 1,41$ эВ.




Рис. 1.1

У проводников запрещенная зона отсутствует: валентная зона и зона проводимости частично перекрываются, что обеспечивает хорошую электропроводность металлов.

Электроны в зоне проводимости и дырки в валентной зоне определяют электропроводность четырехвалентного полупроводника.

Электронно-дырочная проводимость возникает в результате разрыва валентных связей, являясь *собственной* проводимостью, которая обычно невелика. Под воздействием электрического поля, температуры и других внешних факторов электрические свойства полупроводников изменяются в значительно большей степени, чем свойства проводников и диэлектриков.

Для увеличения электропроводности в полупроводники вводят незначительное количество *примесей*, при этом оказывается, что в зависимости от рода примеси получают как полупроводники с дырочной проводимостью (при добавках трёхвалентной примеси — акцепторов типа индия (In)), называемых полупроводниками *p*-типа, так и полупроводники с электронной проводимостью (при добавках пятивалентной примеси — доноров типа мышьяка (As)), называемых полупроводниками *n*-типа.

При сплавлении полупроводников различных типов создаётся область объёмного заряда по обе стороны от границы раздела, называемая *электронно-дырочным* или *p-n-переходом*. При этом возникает так называемый запирающий (*барьерный*) слой в несколько микрометров, лишенный носителей заряда, с напряженностью E_z электрического поля, которая препятствует диффузии носителей заряда (рис. 1.2, а). Потенциальная энергия поля $W_0 = q_e(\varphi_a - \varphi_b) = q_e U_\phi$, где U_ϕ — контактная разность потенциалов; $q_e = -1,602 \cdot 10^{-19}$ Кл — заряд электрона.




Рис. 1.2

Если к *p-n-переходу* приложить *обратное напряжение* (рис. 1.2, б), то создаваемая им напряженность E электрического поля повышает потенциальный барьер и препятствует переходу электронов из *n*-области в *p*-область и дырок из *p*-области в *n*-область. При этом поток неосновных носителей (дырок из *n*-области и электронов из *p*-области), их *экстракция*, образует обратный ток $I_{обр}$.

Если включить внешний источник энергии E , как это показано на рис. 1.2, в, то создаваемая им напряженность электрического поля будет противоположной направлению напряженности E_z объёмного заряда, и в область раздела полупроводников будет *инжектироваться* все большее количество дырок (являющимися неосновными для *n*-области носителями заряда), которые и образуют прямой ток $I_{пр}$. При напряжении 0,3...0,5 В запирающий слой исчезнет, и ток $I_{пр}$ определяется только сопротивлением полупроводника.

Встречной инжекцией электронов в p -область можно пренебречь, так как число дырок в рассматриваемом примере, а следовательно, и основных носителей заряда больше в p -области, чем свободных электронов в n -области, т. е.

$$N_a \gg N_d,$$

где N_a и N_d — концентрации акцепторов и доноров в p - и n -областях.

Область кристалла, имеющая более высокую концентрацию примесей, называют *эмиттером*, а вторую, с меньшей концентрацией, — *базой*.

1.2. Диоды и их свойства

Полупроводниковым диодом называют прибор с одним p - n -переходом, имеющим два вывода: анод A и катод K (рис. 1.3).




Рис. 1.3

При включении p - n -перехода под *прямое напряжение* $U_{пр}$ сопротивление p - n -перехода $R_{пр}$ снижается, а ток $I_{пр}$ возрастает. При *обратном* напряжении $U_{обр}$ обратный ток $I_{обр}$ неосновных носителей заряда оказывается во много сотен или тысяч раз меньше прямого тока. При напряжении $U > U_{обр, макс}$ (см. точку a на вольт-амперной характеристике (ВАХ) диода (рис. 1.3)) начинается лавинообразный процесс нарастания обратного тока $I_{обр}$, соответствующий электрическому пробое p - n -перехода, переходящий (если не ограничить ток) в необратимый тепловой пробой (после точки b на рис. 1.3).

Из ВАХ диода следует, что он обладает неодинаковой электрической проводимостью в прямом и обратном направлениях его включения. Поэтому полупроводниковые диоды используют в схемах выпрямления переменного тока.

Так как напряжение на полностью открытом диоде не превышает $0,5 \dots 0,7 \text{ В}$, то для приближенных расчетов диод рассматривают как *вентиль*: открыт — закрыт, имеющий ВАХ, изображенную на рис. 1.4.




Рис. 1.4

Анализ типовых ВАХ диодов (см. рис. 1.3) показывает, что прямое напряжение $U_{пр}$ на германиевом диоде почти в два раза меньше, чем на кремниевом, при одинаковых значениях прямого тока $I_{пр}$, а обратный ток $I_{обр}$ кремниевого диода значительно меньше обратного тока германиевого при одинаковых обратных напряжениях $U_{обр}$. К тому же, германиевый диод начинает проводить ток при ничтожно малом прямом напряжении $U_{пр}$, а кремниевый — только при $U_{пр} = 0,4...0,5$ В.

Исходя из этих свойств, германиевые диоды применяют как в схемах выпрямления переменного тока, так и для обработки сигналов малой амплитуды (до 0,3 В), а кремниевые, наиболее распространённые — как в схемах выпрямления, так и в схемах устройств, в которых обратный ток недопустим или должен быть ничтожно мал. К тому же, кремниевые диоды сохраняют работоспособность до температуры окружающей среды 125...150 °С, тогда как германиевые могут работать только до 70 °С.

Вольт-амперная характеристика, т. е. зависимость тока, протекающего через $p-n$ -переход, от значения и полярности приложенного к нему напряжения U , достаточно хорошо соответствует выражению

$$I = I_0 \left(e^{\frac{q_e U}{kT}} - 1 \right) = I_0 \left(e^{U/\varphi_T} - 1 \right),$$

где I_0 — ток насыщения; k — постоянная Больцмана; T — абсолютная температура; $\varphi_T = T/11600$ — температурный потенциал электрона, равный при $t = 20$ °С,

$$\varphi_T = \frac{273 + 20}{11600} \approx 0,025 \text{ В} = 25 \text{ мВ}.$$

При отрицательном (обратном) напряжении от десятых вольта и выше слагаемым $e^{-U_{обр}/0,025}$ можно пренебречь по сравнению с единицей, и ток оказывается равным $I = I_{обр}$, не зависящим от напряжения. При прямом приложенном напряжении в десятки доли вольта и выше можно пренебречь единицей по сравнению со слагаемым $e^{U_{пр}/0,025}$, и, следовательно, ВАХ оказывается близкой к экспоненте.

Пусть имеем идеализированный $p-n$ -переход при температуре $t = 20$ °С, о котором известно, что концентрация донорной примеси составляет $N_d = 2,5 \cdot 10^{15}$ атомов/см³, акцепторной примеси $N_a = 2 \cdot 10^{18}$ атомов/см³, а собственная концентрация носителей в кристалле, из которого изготовлен переход, равна $N_i = 3,5 \cdot 10^{14}$ атомов/см³. Определим прямой ток $I_{пр}$ и контактную разность потенциалов U_ϕ при приложенном к зажимам диода напряжении $U_{пр} = 0,6$ В и токе $I_0 = 1$ мкА.

Прямой ток

$$I = I_0(e^{U/\varphi_T} - 1) = 10^{-6}(e^{0,6/0,025} - 1) \approx 0,054 = 54 \text{ мА.}$$

Контактная разность потенциалов на идеализированном переходе, образованная приграничными зарядами,

$$U_\phi = \varphi_T \ln \frac{N_d N_a}{N_i^2} = 0,025 \ln \frac{2,5 \cdot 10^{15} \cdot 2 \cdot 10^{18}}{(3,5 \cdot 10^{14})^2} \approx \\ \approx 0,025 \ln(4,08 \cdot 10^4) = 0,265 \text{ мВ.}$$

Разность напряжений $\Delta U = U_{np} - U_\phi = 0,335 \text{ В}$ объясняется падением напряжения на сопротивлениях n - и p -областей полупроводника.

1.3. Разновидности диодов

В зависимости от назначения и свойств различают выпрямительные диоды, стабилитроны, высокочастотные диоды, импульсные диоды, варикапы, диоды Шоттки, светодиоды, фотодиоды, диодные оптроны и т. п.

Выпрямительные диоды используют в схемах преобразования (выпрямления) переменного тока в постоянный ток. Как правило, это плоскостные диоды средней и большой мощности. В высокочастотных и импульсных маломощных цепях электронных устройств используют точечные диоды: кремниевые типа КД или 2Д и германиевые типа ГД или 1Д, из арсенида галлия типа 3Д. Например, диоды ГД107А, КД203Д рассеивают мощность P от 1 до 1,5 Вт, а диод КД512А — мощность $P > 1,5 \text{ Вт}$.

К *маломощным* относят диоды с мощностью рассеивания до 0,3 Вт, к диодам *средней мощности* от 0,3 до 10 Вт, диоды *большой мощности* с мощностью рассеивания $P > 10 \text{ Вт}$.

Основные параметры выпрямительных диодов:

- I_{np} — прямой ток;
- U_{np} — прямое напряжение;
- $I_{np, \max}$ — максимальный допустимый прямой ток;
- $U_{обр, \max}$ — максимальное допустимое обратное напряжение;
- $I_{обр}$ — обратный ток, который нормируется при определенном обратном напряжении.

В настоящее время выпускаются так называемые *диодные столбы*, в которых для увеличения обратного напряжения последовательно соединены от 5 до 50 диодов с допустимым обратным напряжением от 2 до 40 кВ.

Стабилитроны или опорные кремниевые диоды предназначены для использования в параметрических стабилизаторах напряжения (рис. 1.5). Рабочим участком ВАХ стабилитрона является участок обратной её ветви, соответствующий области обратного электрического пробоя p - n -перехода (рис. 1.6) и ограниченный минимальным и максимальным значениями тока.




Рис. 1.5




Рис. 1.6

При работе в этой области обратное напряжение на стабилитроне $U_{ст}$ незначительно изменяется при относительно больших изменениях тока стабилитрона $I_{ст}$. Поэтому при изменении входного напряжения $U \pm \Delta U = \pm U_6 + U_{ст}$ изменяется в основном напряжение $\pm U_6 = R_6 I$ на балластном резисторе R_6 , напряжение U_n на нагрузке R_n почти не изменяется.

При прямом включении стабилитрон может рассматриваться как обычный диод, однако в связи с повышенной концентрацией примесей напряжение $U_{пр} \approx 0,3 \dots 0,4$ В мало изменяется при значительных изменениях прямого тока $I_{пр}$. Прибор, в котором используется прямая ветвь в схемах стабилизации напряжения, называют *стабистором*.

Основными параметрами стабилитрона являются:

- $U_{ст} = 3 \dots 180$ В — напряжение на стабилитроне;
- $R_d = \frac{\Delta U_{ст}}{\Delta I_{ст}} = \frac{U_{ст.макс} - U_{ст.мин}}{I_{ст.макс} - I_{ст.мин}}$ — динамическое сопротивление на участке стабилизации;
- $I_{ст.мин}$ и $I_{ст.макс}$ — минимальный и максимальный токи стабилизации (от 5 мА до 5 А);
- $TKH \% = \frac{\Delta U_{ст}}{\Delta T} 100 = 0,3 \dots 0,4$ %/град — температурный коэффициент напряжения на участке стабилизации, характеризующий относительное изменение напряжения стабилизации, вызванное изменением температуры на 1 °С при постоянном токе, протекающем через стабилитрон.

Примеры маркировки стабилитронов:

КС168А ($U_{ст} = 6,8$ В); Д814В ($U_{ст} = 9 \dots 10$ В; $I_{ст} = 3 \dots 30$ мА).

Высокочастотные диоды — приборы универсального назначения (для выпрямления токов в широком диапазоне частот — до сотен мегагерц, генерации колебаний СВЧ-диапазона, модуляции сигналов, детектирования и других нелинейных преобразований).

Импульсные диоды используют в ключевых схемах при малых длительностях импульсов и переходных процессов (микросекунды и доли микросекунд). Важным моментом является инерционность включения и выключения диодов (малая длительность рекомбинации носителей заряда — восстановление обратного сопротивления за счет уменьшения так называемой барьерной ёмкости $C_{бар}$ p - n -перехода).

Варикапы — это полупроводниковые диоды, предназначенные для использования их ёмкости, управляемой обратным напряжением $U_{обр}$ (рис. 1.7).

В общем случае диод обладает барьерной и диффузионной ёмкостями. *Барьерная ёмкость* проявляется при приложении к p - n -переходу обратного изменяющегося во времени напряжения. При этом через p - n -переход протекает ток. Та доля тока (ток смещения), которая не связана с движением носителей заряда через p - n -переход,

и определяет барьерную ёмкость $C_{бар} = \left| \frac{dq_{обр}}{dU} \right|$ (появление тока смещения связано с

изменением объёмного заряда). Абсолютное значение отношения $\left| \frac{dq_{обр}}{dU} \right|$ взято потому, что объёмный заряд в p - n -переходе может быть положительным и отрицательным.

Диффузионную ёмкость обычно связывают с изменением заряда инжектированных неосновных носителей при изменении напряжения на диоде: $C_{диф} = \left| \frac{dq_{инж}}{dU} \right|$. Диффузионная ёмкость проявляется при прямом смещении p - n -перехода диода.

В качестве варикапов используют диоды при обратном постоянном смещении, когда проявляется только барьерная ёмкость.

Основные параметры варикапа:

- C — ёмкость, измеренная между выводами варикапа при заданном обратном напряжении (рис. 1.7). Для различных варикапов ёмкость может быть от нескольких единиц до нескольких сотен пикофард;
- $k_c = 5...20$ — коэффициент перекрытия по ёмкости отношения ёмкостей варикапа при двух значениях обратных напряжений;

- $Q = \frac{1}{\omega RC_{бар}}$ — добротность варикапа (значение Q — от десятков до нескольких сотен) — это отношение реактивного сопротивления варикапа на заданной частоте переменного сигнала к активным сопротивлениям потерь R при заданных значениях ёмкости и обратного напряжения.

Пример маркировки: варикап типа KB110A ($C = 12$ пФ; $U_{обр} = 45$ В).

Варикапы применяют в основном в устройствах высоких и сверхвысоких частот, например, для настройки колебательных контуров.




Рис. 1.7

Диоды Шоттки — это полупроводниковые приборы, в которых используются свойства потенциального барьера (*барьера Шоттки*) на контакте металл — полупроводник.

В рассматриваемых диодах из-за разной высоты потенциальных барьеров для электронов и дырок нет инжекции неосновных носителей заряда, нет и таких медленных процессов, как накопление и рассасывание неосновных носителей в базе. В результате инерционность диодов с выпрямлением на контакте металл — полупроводник определяется величиной барьерной ёмкости выпрямляющего контакта ($C_{бар} \approx 1$ пФ). Кроме того, у этих диодов незначительные активные потери (прямое напряжение $U_{пр} \approx 0,4$ В, что на 0,2 В меньше, чем у обычных диодов).

ВАХ диодов Шоттки — строгая экспонента (рис. 1.8).

В связи с тем, что барьерная ёмкость и последовательное активное сопротивление в таких диодах небольшие, соответственно мало и время перезарядки ёмкости; это даёт возможность использовать диоды Шоттки в качестве сверхскоростных импульсных диодов ($f = 3 \dots 15$ ГГц), например, в некоторых схемах в качестве быстродействующих логарифмических элементов и в мощных высокочастотных выпрямителях, в которых диоды способны работать на частотах до 1 МГц при $U_{обр} = 50$ В и $I_{пр} = 10$ А.

Туннельные диоды — это полупроводниковые приборы (не имеющие $p-n$ -перехода), использующие эффект Ганна — возникновение на ВАХ участка отрицательного дифференциального сопротивления (рис. 1.9):

$$R_d = -\Delta U / \Delta I.$$

Отношение токов $I_{max} / I_{min} = 5 \dots 10$. Это свойство диодов Ганна используют при разработке усилителей, генераторов синусоидальных и релаксационных колебаний, в переключающих устройствах с частотами от 100 МГц до 10 ГГц.

Светодиоды — это излучающие полупроводниковые приборы (индикаторы), предназначенные для непосредственного преобразования электрической энергии в энергию некогерентного светового излучения.

В основе принципа функционирования светодиодов лежит преобразование электрической энергии в электромагнитное излучение, спектр которого полностью или частично лежит в видимой области, диапазон длин волн которой составляет $0,45 \dots 0,68$ мкм. Светодиодная структура представляет собой $p-n$ -переход, в котором при протекании прямого тока в несколько миллиампер в обеих областях перехода происходит рекомбинация инжектированных электронов и дырок, но наиболее эффективное преобразование инжектированных электронов в световую энергию протекает в базовой p -области.

Максимальное значение энергии, которое может выделяться при рекомбинации, равно ширине запрещённой зоны данного полупроводника. В полупроводниковых




Рис. 1.8




Рис. 1.9

материалах с шириной запрещённой зоны менее 1,8 эВ может возбуждаться излучение с длиной волны более 0,7 мкм, которое лежит за пределами диапазона длин волн видимого света. Поэтому основными полупроводниковыми материалами, применяемыми для изготовления серийных светодиодов, являются фосфид галлия (GaP), твёрдые растворы (GaAsP, GaAlP) и карбид кремния (SiC) с шириной запрещённой зоны более 2 эВ.

Условное изображение и яркостная характеристика $B(I_{np})$ светодиода, где B — яркость света в канделах, приведены на рис. 1.10.

Фотодиод — это полупроводниковый прибор с p - n -переходом, обратный ток которого зависит от освещённости Φ (рис. 1.11, а).

При поглощении квантов света в p - n -переходе или в прилегающих к нему областях кристалла полупроводника образуются новые носители заряда (пары электрон-дырка), поэтому обратный ток (фототок) через фотодиод при освещении возрастает. С увеличением светового потока Φ сопротивление перехода уменьшается (рис. 1.11, б).

Приборы, предназначенные для использования этого явления, называют **фоторезисторами**, а транзисторы и тиристоры, реагирующие на эффект облучения световым потоком и способные одновременно усиливать фототок, называют соответственно **фототранзисторами** и **фототиристорами**.

Диодные оптроны — это приборы, состоящие из оптически связанных между собой элементов оптронной пары (управляемого светодиода и принимающего излучение фотодиода) и предназначенные для выполнения функциональных электрических и оптических преобразований.

На рис. 1.12, а изображена схема диодного оптрона с внутренней прямой оптической связью. Изменение входного тока $I_{вх}$ через светодиод сопровождается изменением яркости его свечения и изменением освещённости фотодиода, что приводит к уменьшению сопротивления фотодиода и соответственно к увеличению тока $I_{вых}$ через выход оптрона (рис. 1.12, б).




Рис. 1.11




Рис. 1.10




Рис. 1.12

Важным свойством такого оптрона является полная электрическая развязка входа и выхода прибора, что исключает обратную электрическую связь с его выхода на вход.

1.4. Транзисторы

Транзистор — это полупроводниковый прибор, предназначенный для усиления, инвертирования, преобразования электрических сигналов, а также переключения электрических импульсов в электронных цепях различных устройств.

Различают биполярные транзисторы, в которых используются кристаллы *n*- и *p*-типа, и полевые (униполярные) транзисторы, изготовленные на кристалле германия или кремния с одним типом проводимости.

1.4.1. Биполярные транзисторы

Биполярные транзисторы — это полупроводниковые приборы, выполненные на кристаллах со структурой *p-n-p*-типа (а) или *n-p-n*-типа (б) с тремя выводами, связанными с тремя слоями (областями): коллектор (К), база (Б) и эмиттер (Э) (рис. 1.13).




Рис. 1.13

База Б — это средний тонкий слой, служащий для смещения эмиттерного и коллекторного переходов. Толщина базы должна быть меньше длины свободного пробега носителей заряда. *Эмиттер Э* — наружный слой, источник носителей заряда с высокой концентрацией носителей, значительно большей, чем в базе. Второй наружный слой *К*, принимающий носителей заряда, называют *коллектором*.

Ток в таком транзисторе определяется движением зарядов двух типов: электронов и дырок. Отсюда его название — *биполярный транзистор*.

Физические процессы в транзисторах *p-n-p*-типа и *n-p-n*-типа одинаковы. Отличие их в том, что токи в базах транзисторов *p-n-p*-типа переносятся основными носителями зарядов — дырками, а в транзисторах *n-p-n*-типа — электронами.

Каждый из переходов транзистора — эмиттерный (Б-Э) и коллекторный (Б-К) можно включить либо в прямом, либо в обратном направлении. В зависимости от этого различают три режима работы транзистора:

- *режим отсечки* — оба *p-n*-перехода закрыты, при этом через транзистор протекает сравнительно небольшой ток I_0 , обусловленный неосновными носителями зарядов;

- *режим насыщения* — оба p - n -перехода открыты;
- *активный режим* — один из p - n -переходов открыт, а другой закрыт.

В режимах отсечки и насыщения управление транзистором практически отсутствует. В активном режиме транзистор выполняет функцию *активного элемента* электрических схем усиления сигналов, генерирования колебаний, переключения и т. п.

Если на эмиттерном переходе напряжение прямое, а на коллекторном обратное, то такое включение транзистора считают нормальным, при противоположной полярности напряжений — инверсным.

Подав отрицательный потенциал ЭДС источника E_K на коллектор и положительный на эмиттер (рис. 1.14) в схеме включения транзистора с общим эмиттером, мы, тем самым, открыли эмиттерный переход $\mathcal{E}$ - $\mathcal{B}$ и закрыли коллекторный $\mathcal{B}$ - $\mathcal{K}$, при этом ток коллектора $I_{K0} = I_{\mathcal{E}0} = I_0$ мал, он определяется концентрацией неосновных носителей (электронов в данном случае) в коллекторе и базе.

Если между эмиттером и базой приложить небольшое напряжение (0,3...0,5 В) в прямом направлении p - n -перехода $\mathcal{E}$ - $\mathcal{B}$, то происходит *инжекция дырок* из эмиттера в базу, образуя ток эмиттера $I_{\mathcal{E}}$. В базе дырки частично рекомбинируют со свободными электронами, но одновременно от внешнего источника напряжения E_B ($E_B < E_K$) в базу приходят новые электроны, образуя ток базы I_B .

Так как база в транзисторе выполняется в виде тонкого слоя, то только незначительная часть дырок рекомбинирует с электронами базы, а основная их часть достигает коллекторного перехода. Эти дырки захватываются электрическим полем коллекторного перехода, являющегося ускоряющим для дырок. Ток дырок, попавших из эмиттера в коллектор, замыкается через резистор R_K и источник напряжения с ЭДС E_K , образуя ток коллектора I_K во внешней цепи.

Запишем соотношение токов в схеме включения транзистора (рис. 1.14), называемой схемой включения с *общим эмиттером* (ОЭ),

$$I_{\mathcal{E}} = I_K + I_B.$$

Отношение тока коллектора к току эмиттера называют *коэффициентом передачи тока*

$$\alpha \approx I_K / I_{\mathcal{E}} \Big|_{U_{\mathcal{E}\mathcal{B}} = \text{const}} = 0,96...0,995 < 1,$$

откуда ток базы

$$I_B = I_{\mathcal{E}} - I_K = (1 - \alpha)I_{\mathcal{E}} - I_{K0} \ll I_{\mathcal{E}}.$$

Схема включения транзистора с ОЭ является наиболее распространенной вследствие малого тока базы во входной цепи и усиления входного сигнала как по напряжению, так и по току.

Основные свойства транзистора определяются соотношениями токов и напряжений в различных его цепях и взаимным их влиянием друг на друга.




Рис. 1.14

Транзистор может работать на постоянном токе, малом переменном сигнале, большом переменном сигнале и в ключевом (импульсном) режиме.

Семейства входных $I_B = f(U_B)|_{U_K=const}$ и выходных $I_K = f(U_K)|_{U_B=const}$ статических характеристик транзистора в схеме с ОЭ представлены на рис. 1.15. Они могут быть получены в результате эксперимента или расчёта.




Рис. 1.15

Семейства характеристик, которые связывают напряжения и токи на выходе с токами и напряжениями на входе, называют *характеристиками передачи* или *управляющими характеристиками*. В качестве примера на рис. 1.16 изображена управляющая характеристика по току транзистора (коэффициент передачи тока) при напряжении $U_K = const$, т. е.

$$I_K = f(I_B)|_{U_K=const}.$$

Входные и выходные характеристики транзистора обычно приводятся в справочниках (каталогах) транзисторов, которые широко используют для анализа работы транзисторов и для расчета схем при больших сигналах.

При расчёте устройств с биполярными транзисторами часто используют h -параметры транзистора, представляя его в виде линейного четырехполюсника (рис. 1.17) (состоящего из резистивных элементов и управляемого источника тока), описываемого системой из двух уравнений:

$$\Delta U_B = h_{113} \Delta I_B + h_{123} \Delta U_K;$$

$$\Delta I_K = h_{213} \Delta I_B + h_{223} \Delta U_K,$$

где $h_{113} = \frac{\Delta U_B}{\Delta I_B} \Big|_{U_K=const}$ ($\Delta U_K = 0$) — входное динамическое сопротивление транзистора ($h_{113} = 100 \dots 1000 \text{ Ом}$);

$h_{123} = \frac{\Delta U_B}{\Delta U_K} \Big|_{I_B=const}$ ($\Delta I_B = 0$) — безразмерный коэффициент

ент внутренней обратной связи по напряжению, значение которого лежит в пределах 0,002...0,0002 (при расчётах им часто пренебрегают, т. е. полагают равным нулю);

$h_{21\varepsilon} = \left. \frac{\Delta I_K}{\Delta I_B} \right|_{U_K = \text{const}}$ ($\Delta U_K = 0$) — коэффициент передачи (усиления) тока при постоянном напряжении на коллекторе; его также обозначают K_i или $\beta = 10...200$;

$h_{22\varepsilon} = \left. \frac{\Delta I_K}{\Delta U_K} \right|_{I_B = \text{const}}$ ($\Delta I_B = 0$) — выходная проводимость транзистора при постоянном токе базы ($h_{22\varepsilon} = 10^{-4}...10^{-6}$ См).




Рис. 1.16




Рис. 1.17

Параметры схемы замещения в h -форме легко определить экспериментально, а также графически по входным и выходным характеристикам транзистора (см. рис. 1.15) с учетом приведенных выше соотношений.

Биполярный транзистор можно также включить по схеме с *общей базой* (ОБ) и по схеме с *общим коллектором* (ОК), используя в качестве общего вывода для входной и выходной цепей соответственно базу или коллектор (рис. 1.18).




Коэффициенты усиления транзисторов зависят от частоты входного сигнала (сказывается влияние входной ($B-E$) и проходной ($B-K$) ёмкостей).

На рис. 1.19 представлена характеристика h_{21} в относительных единицах ($h_{21} = h_{21\varepsilon} / h_{21\varepsilon, \text{max}}$) в функции от частоты f входного сигнала.

Физический смысл предельных частот среза f_H и f_β коэффициента передачи тока — это частоты, на которых модуль коэффициента передачи тока снижается не более чем в $\sqrt{2}$ раз (или на -3 дБ), по сравнению с его значением в полосе пропускания Δf .

Биполярные транзисторы классифицируют:

- по мощности рассеяния (маломощные (до 0,3 Вт), средней мощности (от 0,3 Вт до 1,5 Вт) и мощные (свыше 1,5 Вт));
- по частотным свойствам (низкочастотные (до 3 МГц), средней частоты (3...30 МГц), высокой (30...300 МГц) и сверхвысокой частоты (более 300 МГц));
- по назначению: универсальные, усилительные, генераторные, переключаемые и импульсные.

Схема с ОБ	Схема с ОЭ	Схема с ОК
 $R_{ax} = R_{Э} + R_{Б}(1 - \alpha)$ (5...100 Ом) $h_{21Б} = \alpha \approx 1$ $K_{uБ}^* \approx \frac{R_{Н}}{R_{ЭБ}}$ (до 1000) $K_{pБ}^* \approx \frac{R_{Н}}{R_{ЭБ}}$ (до 1000) $R_{вых} = 0,1...1 \text{ МОм}$	 $R_{ax} = R_{Б} + R_{Э}(\beta + 1)$ (100...1000 Ом) $h_{21Э} = \beta = -\alpha / (1 - \alpha)$ (10...200) $K_{uЭ}^* = \frac{-\beta R_{Н}}{R_{БЭ}}$ (10...1000) $K_{pЭ}^* = \frac{\beta^2 R_{Н}}{R_{БЭ}}$ (до 10000) $R_{вых} = 10...100 \text{ кОм}$	 $R_{ax} = R_{Б} + (R_{Э} + R_{Н})(\beta + 1)$ (30...100 кОм) $h_{21К} = \beta + 1$ (10...100) $K_{uК}^* \approx 1$ $K_{pК}^* \approx \beta$ (10...200) $R_{вых} = 10...100 \text{ Ом}$

$K_{uБ}^*$ и $K_{pБ}^*$ — коэффициенты усиления по напряжению и по мощности транзистора

Рис. 1.18




Рис. 1.19

При маркировке биполярных транзисторов вначале записывают букву или цифру, указывающую на исходный полупроводниковый материал: Г или 1 — германиевый, К или 2 — кремниевый; затем цифру от 1 до 9 (1, 2 или 3 — низкочастотные, 4, 5 или 6 — высокой частоты, 7, 8 или 9 — сверхвысокой частоты соответственно в каждой группе малой, средней или большой мощности). Следующие две цифры от 01 до 99 — порядковый номер разработки, а в конце буква (от А и выше) указывает на параметрическую группу прибора, например, на напряжение питания транзистора и т. п.

Например, транзистор ГТ109Г: низкочастотный германиевый, малой мощности с коэффициентом передачи тока $h_{21Э} = 100...250$, $U_{К} = 6 \text{ В}$, $I_{К} = 20 \text{ мА}$ (ток постоянный). Параметры кремниевого средней мощности транзистора типа КТ814А: $h_{21Э} = 40$, $I_{К} = 1,5 \text{ А}$, $U_{К} = 25 \text{ В}$, $U_{Б, max} = 5 \text{ В}$, мощность рассеяния $P = 1 \text{ Вт}$, а кремниевого мощно-

го СВЧ транзистора типа КТ908А: $h_{21Э} = 8 \dots 60$, $I_K = 10$ мА, $U_K = 100$ В, мощность рассеяния $P = 150$ Вт.

1.4.2. Понятие о полевых транзисторах

Полевой транзистор — это полупроводниковый прибор, в котором ток стока (C) через полупроводниковый канал n - или p -типа управляется электрическим полем, возникающим при приложении напряжения между затвором ($З$) и истоком ($И$). Полевые транзисторы изготавливают:

- с управляющим затвором типа p - n -перехода для использования в высокочастотных (до $12 \dots 18$ ГГц) преобразовательных устройствах. Условное их обозначение на схемах приведено на рис. 1.20, а, б;
- с изолированным (слоем диэлектрика) затвором для использования в устройствах, работающих с частотой до $1 \dots 2$ ГГц. Их изготавливают или со встроенным каналом в виде МДП-структуры (см. их условное обозначение на рис. 1.20, в и г), или с индуцированным каналом в виде МОП-структуры (см. их условное обозначение на рис. 1.20, д, е).




Рис. 1.20

Схема включения полевого транзистора с затвором типа p - n -перехода и каналом n -типа, его семейство выходных характеристик $I_C = f(U_C)$, $U_3 = \text{const}$ и стоко-затворная характеристика $I_C = f(U_3)$, $U_C = \text{const}$ изображены на рис 1.21.

При подключении выходов стока C и истока $И$ к источнику питания U_n по каналу n -типа протекает ток I_C , так как p - n -переход не перекрывает сечение канала (рис. 1.21, а). При этом электрод, из которого в канал входят носители заряда, называют *истоком*, а электрод, через который из канала уходят основные носители заряда, называют *стоком*.

Электрод, служащий для регулирования поперечного сечения канала, называют *затвором*. С увеличением обратного напряжения $-U_3$ уменьшается сечение канала, его сопротивление увеличивается, и уменьшается ток стока I_C .

Итак, управление током стока I_C происходит при подаче обратного напряжения на p - n -переход затвора $З$. В связи с малостью обратных токов в цепи затвор-исток, мощность, необходимая для управления током стока, оказывается ничтожно малой.




Рис. 1.21

При напряжении $-U_3 = -U_{30}$, называемым *напряжением отсечки*, сечение канала полностью перекрывается обеднённым носителями заряда барьерным слоем, и ток стока I_{C0} (ток отсечки) определяется неосновными носителями заряда p - n -перехода (см. рис. 1.21, б).

Схематичная структура полевого транзистора с индуцированным n -каналом представлена на рис 1.22. При напряжении на затворе относительно истока, равным нулю, и при наличии напряжения на стоке, ток стока оказывается ничтожно малым. Заметный ток стока появляется только при подаче на затвор напряжения положительной полярности относительно истока, больше так называемого *порогового напряжения* $U_{3,пор}$.




Рис. 1.22

При этом в результате проникновения электрического поля через диэлектрический слой в полупроводник при напряжениях на затворе, больших $U_{3,пор}$, у поверхности полупроводника под затвором возникает инверсный слой, который и является каналом, соединяющим исток со стоком. Толщина и поперечное сечение канала изменяются с изменением напряжения на затворе, соответственно будет изменяться ток стока. Так происходит управление тока стока в полевом транзисторе с индуцированным затвором.

Важнейшей особенностью полевых транзисторов является высокое входное сопротивление (порядка нескольких мегаом) и малый входной ток. Одним из основ-

ных параметров полевых транзисторов является *крутизна* S стоко-затворной характеристики (см. рис. 1.21, в), например, для полевого транзистора типа КП103Ж $S = \Delta I_C / \Delta U_3 = (3..5) \text{ мА/В}$.

1.5. Биполярный транзистор с изолированным затвором

Недостатком полевых транзисторов с изолированным затвором является большое сопротивление в открытом состоянии, что затрудняет их массовое использование в силовой электронике при напряжениях $U_{СИ} \geq 300 \text{ В}$.

В начале 1980-х годов были проведены успешные эксперименты по созданию комбинированного транзистора для работы, в основном, в ключевом режиме, состоящего из управляющего полевого транзистора VT и выходного биполярного каскада $VT1$ и $VT2$ (рис. 1.23, б), получившего название *биполярного транзистора с изолированным затвором*. Условное изображение транзистора дано на рис. 1.23, а.




Рис. 1.23

Нашими инженерами был разработан транзистор КП730А, данные на который имеются в новых справочниках. Однако массовое производство отечественных комбинированных транзисторов до настоящего времени не налажено.

Биполярная часть комбинированного транзистора представляет собой $p-n-p-n$ -структуру, очень похожую на структуру тиристора, имеющую внутреннюю положительную обратную связь, так как ток коллектора i_{K2} транзистора $VT2$ влияет на ток базы транзистора $VT1$ и наоборот. Коэффициенты передачи тока транзисторов $VT1$ и $VT2$ соответственно равны $\alpha_1 = i_{K1}/i_{Э1}$ и $\alpha_2 = i_{K2}/i_{Э2}$, а ток эмиттера

$$i_{Э} \approx i_{K1} + i_{K2} + i_C.$$

Откуда ток стока $i_C = i_{Э}(1 - \alpha_1 - \alpha_2)$.

С другой стороны, ток стока полевого транзистора $i_C = S u_3$, где S — крутизна стоко-затворной характеристики; u_3 — напряжение затвора. Преобразовав записанные

выше соотношения, получим выражение тока силовой части комбинированного транзистора

$$i_K = i_3 = \frac{S u_3}{1 - (\alpha_1 + \alpha_2)} = S_{\text{экв}} u_3,$$

где $S_{\text{экв}} = S / (1 - (\alpha_1 + \alpha_2))$ – эквивалентная крутизна составного транзистора, значительно превышающая крутизну полевого транзистора, если $\alpha_1 + \alpha_2 \rightarrow 1$.

Изменением сопротивлений R_1 и R_2 , которое осуществляется на этапе изготовления транзистора, можно управлять коэффициентами передачи тока α_1 и α_2 . Другим достоинством комбинированного транзистора является значительное снижение последовательного сопротивления (по сравнению с полевым транзистором) силовой цепи в открытом состоянии.

Однако быстродействие комбинированного транзистора ниже быстродействия МОП-транзистора, но больше быстродействия биполярных транзисторов. Ограничение общей скорости переключения связано с конечным временем жизни неосновных носителей в базе p - n - p -транзистора. Поэтому с повышением частоты нужно снижать максимальный ток. Фирмы-производители комбинированных транзисторов (International Rectifier, Motorola, Intersil, IXYS и др.) выпустили ряд приборов, рассчитанных на разные частотные режимы: 75...150, 10...75, 3...10 и 1...3 кГц.

По напряжению перегружать комбинированный транзистор не допускается, но по току, например, транзистор GA400TD60U фирмы International Rectifier выдерживает 7...10-кратные кратковременные перегрузки.

1.6. Тиристоры

Тиристор — электропреобразовательный полупроводниковый прибор с тремя и более p - n -переходами, обладающий способностью принудительного переключения из одного устойчивого состояния (отсечки) в другое (насыщения).

Тиристоры подразделяются на диодные (*динисторы*), имеющие два вывода (анод A и катод K), и триодные (*тринисторы*), имеющие три вывода (анод A , катод K и управляющий электрод $У$, рис. 1.24, a).

При отсутствии напряжения U_y на управляющем электроде и при приложении напряжения U_a к аноду оба эмиттерных перехода ЭП (см. рис. 1.23, a) открыты, а коллекторный переход КП закрыт, и почти всё анодное напряжение U_a приложено к переходу КП.

При увеличении напряжения U_a до значения напряжения отпирания U_{om} ток анода мал, а сопротивление прибора велико.

При напряжении анода $U_a = U_{om}$ происходит лавинообразный пробой КП-перехода, сопротивление динистора уменьшается, и ток анода практически ограничивается сопротивлением резистора R_n , т. е. $I_a \approx U_a / R_n$. Как видно из рис. 1.24, b , динистор имеет

два устойчивых состояния: участки oa и gd , наличие которых позволяет использовать прибор в качестве мощного переключающего элемента в различных схемах автоматики. Наличие же участка ba с отрицательным дифференциальным сопротивлением позволяет использовать прибор в различных схемах генераторов и модуляторов.




Рис. 1.24

Недостатком динистора является большая зависимость напряжения включения $U_{от}$ и тока удержания $I_{уд}$ от температуры. При её увеличении эти параметры уменьшаются, обеспечивая температурную нестабильность.

Чтобы выключить динистор, нужно уменьшить анодное напряжение U_a до значения, при котором ток анода станет меньше тока удержания, т. е. $I_a < I_{уд}$. На практике уменьшают напряжение U_a до нуля или прикладывают к аноду напряжение отрицательной полярности.

Как отмечалось, тринистор снабжен третьим управляющим электродом $У$, присоединенным к среднему p -слою кристалла. При подаче на него напряжения $+U_y$ происходит смещение коллекторного перехода $КП$, появляется ток I_y , причем с его увеличением уменьшается напряжение отпирания $U_{от}$ тиристора (см. рис. 1.24, б). При $I_y \geq I_{y2}$ вольт-амперная характеристика тиристора спрямляется.

После открытия тиристора ток I_y управляющего электрода перестает оказывать какое-либо влияние на работу тиристора. При подаче на анод синусоидального напряжения тиристор закрывается во время отрицательной полуволны напряжения. На рис. 1.25 показаны временные диаграммы напряжения u_a и тока i_a анода, а также импульсы управляющего тока i_y . Управляющая характеристика по току тиристора от угла отпирания α изображена на рис. 1.26.

Тиристоры изготавливают на различные коммутируемые токи I_a (вплоть до тысяч ампер) и напряжения U_a (тысячи вольт) при управляющих токах в десятки и сотни миллиампер.




Рис. 1.25




Рис. 1.26

Время переключения тока (порядка 50...100 мА) маломощных тиристорov составляет доли микросекунд, а время восстановления сопротивления тиристора при токе $I_a = 10$ А составляет 200...250 мкс. Коэффициент усиления по мощности тиристора

$$K_p = U_a I_a / U_y I_y \approx 250000.$$

Основные параметры тиристорov:

- напряжение на открытом тиристоре $U_{от} = 1...1,5$ В;
- максимальный допустимый ток анода $I_{a, max}$;
- управляющие напряжение U_y и ток I_y ;
- время включения и выключения $t_{вкл}$ и $t_{вык}$;
- допустимое обратное напряжение тиристора $U_{обр max}$.

Например, тиристор типа КУ201А имеет следующие параметры:

$$I_{a.max} = 2 \text{ А}, t_{вкл} = 10 \text{ мкс}, I_{y.max} = 2 \dots 100 \text{ мА}.$$

1.7. Интегральные микросхемы

Интегральная микросхема (ИМС) представляет собой устройство, в котором несколько элементов (резисторов, конденсаторов, диодов, транзисторов) соединены между собой и образуют определенный функциональный узел (логический элемент, усилитель, генератор, стабилизатор напряжения и т. д.), изготовленный на общей основе (подложке) в едином технологическом процессе.

Различают *монолитные* ИМС, в которых на общей полупроводниковой, например, кремниевой подложке изготавливают все элементы, и *гибридные* ИМС, в которых на общей диэлектрической подложке изготавливают только пассивные элементы (резисторы, конденсаторы), а активные элементы (диоды, транзисторы) представляют собой безкорпусные миниатюрные детали навесного монтажа. По типу используемых транзисторов полупроводниковые ИМС принято подразделять на биполярные и МОП-ИМС.

В зависимости от числа компонентов в единице объема различают ИМС большой степени интеграции (более $10^3 \dots 10^7$ элементов в 1 см^3), средней ($2 \cdot 10^2 \dots 10^3$ элементов в 1 см^3) и малой степени интеграции (менее $2 \cdot 10^2$ элементов в 1 см^3).

В зависимости от функционального назначения ИМС подразделяют на аналоговые (линейно-импульсные) и цифровые (логические). *Аналоговые* ИМС серий К140, К174, К544, К570 и др. служат для реализации различных схем генераторов, усилителей и преобразователей аналоговых сигналов. *Цифровые* ИМС серий К134, К155, К555, К531, К1531 и др. применяются в электронных цифровых вычислительных машинах и в устройствах цифровой обработки информации.

Пример обозначения ИМС: К284УД1В — гибридно-пленочная ИМС широкого применения серии 284, порядковый номер разработки внутри серии 1, функциональное назначение УД — дифференциальный операционный усилитель, группа В, обозначаемая уровнем собственных шумов в полосе $0,1 \dots 10 \text{ Гц}$ (не более 6 мкВ).

В цифровой век аналоговые компоненты и микросхемы остаются востребованными, причем именно цифровые технологии — в виде встроенных систем — стимулируют рост рынка аналоговых микросистем. Подобно тому, как это принято в цифровой технике, где основополагающими являются операции дизъюнкции, конъюнкции и инверсии, в технике аналоговых ИМС принято пять основных аналоговых функций: усиление, сравнение, ограничение, перемножение, частотная фильтрация. Они образуют в совокупности полный набор операций, необходимых для построения таких видов аналоговой техники, как многоцелевые усилители, операционные усилители, компараторы напряжения, ограничители, перемножители, активные и пассивные фильтры, аналогоцифровые и цифро-аналоговые преобразователи, стабилизаторы

напряжения и тока, коммутаторы и ключи, формирователи, генераторы, детекторы, модуляторы, смесители и др.

В последнее время появились такие многоцелевые аналоговые ИМС, как программируемые операционные усилители (ОУ) и таймеры. *Программируемые ОУ*, состоящие из одного или нескольких ОУ, перестраиваются на два и более режима работы. *Таймеры*, настраиваемые внешней коммутацией обратной связи, реализуют различные аналоговые функции, характерные для импульсной техники.

Цифровые ИМС являются основной элементной базой многих современных электронных устройств, позволяя уменьшить объем аппаратуры. В зависимости от типа применяемых элементов и особенностей схемотехники различают следующие семейства цифровых ИМС:

- ТЛНС — транзисторные логические с непосредственной (гальванической) связью;
- РТЛ — резисторно-транзисторные логические;
- РЕТЛ — резисторно-ёмкостные логические;
- ДТЛ — диодно-транзисторные логические;
- ТТЛ — транзисторно-транзисторные логические;
- И²Л — интегрально-инжекционные логические;
- ЭСЛ — эмиттерно-связанные логические;
- МОП и КМОП — логические схемы на основе *комплементарных* МОП-транзисторов.

Самыми распространёнными в настоящее время являются ИМС, реализующие ТТЛ и её разновидности, например ТТЛШ. Они обладают средним быстродействием (максимальная частота сигнала $f_{max} = 20 \dots 50$ МГц) и средней потребляемой мощностью. Интегральные схемы, реализующие ЭСЛ, являются наиболее быстродействующими, но потребляемая ими мощность превышает мощность элементов ТТЛ. Базовые элементы И²Л отличает высокая, недоступная для ТТЛ и ЭСЛ, степень интеграции, пониженное напряжение питания и простота согласования с элементами ТТЛ.

Особенностью наиболее распространённых элементов КМОП, выполненных на комплементарных полевых транзисторах с изолированным затвором, является малая потребляемая мощность, а по быстродействию в некоторых режимах они не уступают логическим элементам на биполярных транзисторах.

Примеры простейших логических элементов, реализующих ТТЛ (а), И²Л (б) и КМОП (в), представлены на рис. 1.27. В схеме (рис. 1.27, а) на двухэмиттерном транзисторе VT_1 , транзисторе VT_2 и резисторах R_B , R_K и R_D реализован логический элемент транзисторно-транзисторной логики — исключающее И (функция Шеффера, см. тему 5).

В приведенной схеме (рис. 1.27, б) элемента интегрально-инжекционной логики многоколлекторный транзистор VT_2 выполняет функцию отрицания входного сиг-

нала x , а транзистор $VT1$ — генератора (инжектора) базового тока транзистора $VT2$. При отсутствии напряжения на входе x элемента, вследствие насыщения транзистора $VT2$ током базы, напряжения на выходах y_1 и y_2 равны $0,1 \dots 0,2$ В, а при замыкании входа x на общую шину транзистор $VT2$ заперт и напряжения на его выходах равны $0,6 \dots 0,7$ В.




Рис. 1.27

К особенностям элемента I^2L следует отнести постоянство тока инжектора во всех режимах работы элемента, определяемого резистором R и источником питания $+E$. Реальное значение тока можно изменять от 1 нА до 1 мА, т. е. на шесть порядков, тем самым изменять быстродействие элемента.

Простейшим логическим элементом комплементарной МОП-транзисторной логики (КМОП) является инвертор (рис. 1.27, в), реализующий операцию отрицания $y = \bar{x}$. При $x = 0$ переключающий n -канальный транзистор $VT2$ заперт, нагрузочный p -канальный $VT1$ открыт, и напряжение на выходе инвертора близко к E , т. е. имеет высокий уровень ($0,2 \dots 0,5$ В). При $x = E$ n -канальный транзистор $VT2$ открыт, p -канальный транзистор $VT1$ заперт, и напряжение на выходе y элемента имеет низкий уровень, равный практически нулю. Благодаря малому току затвора полевых транзисторов $VT1$ и $VT2$ потребление мощности КМОП-элемента практически отсутствует в обоих режимах его работы.

Вопросы к теме 1

1. Какими зарядами создаётся запирающий слой p - n -перехода и внутреннее электрическое поле перехода?
2. Объясните зависимость ширины запирающего слоя p - n -перехода от полярности приложенного напряжения.
3. Какие типы диодов вы знаете? Изобразите их условные обозначения.
4. Как определяют статические и динамические сопротивления диодов и транзисторов?
5. Какие виды пробоев p - n -перехода вы знаете и в чем их отличие?

6. В чем заключается различие между стабилитроном и стабистором?
7. Объясните принцип действия биполярного транзистора. Почему при постоянном напряжении $U_{КЭ}$ увеличение тока базы транзистора вызывает увеличение тока коллектора?
8. Перечислите основные схемы включения биполярного транзистора и опишите их основные параметры.
9. Какие схемы замещения биполярного транзистора вам известны и в чём их особенности?
10. Приведите классификацию полевых транзисторов и их условное обозначение.
11. Поясните принципы функционирования динистора и тринистора.
12. Объясните, какую роль в работе тиристора играет ток управления?
13. Какие типы интегральных схем вы знаете? Приведите примеры элементов ТТЛ, И²Л и КМОП логики.

Тема 2

Источники вторичного электропитания

2.1. Общие положения

Для многих современных электронных устройств необходимо питание от источников постоянного тока. Для преобразования переменного тока в постоянный ток применяют выпрямители, в которых используют электровакуумные, ионные и полупроводниковые приборы, обладающие вентильными свойствами, т. е. односторонней проводимостью. В данной теме рассматриваются выпрямители на полупроводниковых приборах, которые в настоящее время находят наибольшее применение.

Структурная схема выпрямительного устройства приведена на рис. 2.1.




Рис. 2.1

Силовой трансформатор Tr предназначен для согласования входного (сетевого) u_1 и выходного (выпрямленного) U_H напряжений выпрямителя, он электрически отделяет питающую сеть от цепи нагрузки H . Блок вентилей B выполняет функцию выпрямления переменного тока. Для уменьшения пульсаций выпрямленного тока в цепи нагрузки H применяют сглаживающий фильтр CF . В случае управляемого выпрямителя необходим блок управления $БУ$, содержащий систему управления вентилями и систему автоматического регулирования уровня выходного напряжения.

В неуправляемые выпрямители встраивают блок стабилизации CT , поддерживающий номинальный уровень выходного напряжения или тока нагрузки при колебаниях напряжения сети.

Классификационные признаки выпрямителей:

- неуправляемые ($U_n = const$) и управляемые ($U_n = var$);
- однополупериодные и двухполупериодные;
- однофазные и многофазные (чаще трехфазные);
- малой (до 1 кВт), средней (до 100 кВт) и большой (свыше 100 кВт) мощности;
- низкого (до 25 В), среднего (до 1000 В) и высокого (свыше 1000 В) напряжений.

Основные параметры выпрямителя:

- $U_{н.ср}$ ($I_{н.ср}$) — среднее значение выпрямленного напряжения (тока) нагрузки;
- $U_{т.ог}$ — амплитуда основной гармоники выпрямленного напряжения;
- $q_n = U_{т.ог}/U_{н.ср}$ — коэффициент пульсации выпрямленного напряжения;
- S — мощность трансформатора (в вольтамперах — В · А или в киловольтамперах — кВ · А);
- $I_{пр.ср}$ — прямой средний ток вентиля;
- $U_{пр.ср}$ — среднее напряжение (меньше 2,5 В) на вентиле при токе $I_{пр.ср}$;
- $U_{обр.мах}$ и $I_{пр.мах}$ — максимальные допустимые обратное напряжение и прямой ток вентиля.

2.2. Однофазные выпрямители

Однофазные выпрямители переменного тока широко применяют для питания различных устройств электронной аппаратуры. Мощность этих выпрямителей колеблется от десятков до нескольких сотен ватт. Основными схемами однофазных выпрямителей являются: однополупериодная и двухполупериодная (мостовая или со средней точкой).

Однофазная однополупериодная схема выпрямления (рис. 2.2, а) с активной нагрузкой является простейшей из известных схем выпрямления. Она состоит из силового трансформатора Tr , одного вентиля (диода) VD и нагрузки R_n .

Первичная обмотка трансформатора включена в сеть переменного тока с напряжением u_1 ; к вторичной обмотке с напряжением u_2 последовательно подключены диод и нагрузка.

Временные диаграммы напряжения u_2 вторичной обмотки трансформатора, напряжения на нагрузке u_n и на вентиле u_d представлены на рис. 2.2, б, в, г.

Ток i_n в нагрузке протекает только при положительной полуволне вторичного напряжения u_2 трансформатора, т. е. когда напряжение на аноде диода более положительное, чем на его катоде. При этом напряжение на диоде $U_{пр} < 2,5$ В. При отрицательной полуволне u_2 диод закрыт, максимальное обратное напряжение на диоде $U_{обр.мах} \approx U_{2м}$.

Ток в нагрузке R_n протекает только в один полупериод синусоидального напряжения, отсюда название выпрямителя — однополупериодный.




Рис. 2.2

Рассчитаем среднее выпрямленное напряжение за период по формуле

$$U_{H.cр} = \frac{1}{2\pi} \int_0^{\pi} U_{2m} \sin \omega t d\omega t = -\frac{U_{2m}}{2\pi} \cos \omega t \Big|_0^{\pi} = \frac{U_{2m}}{\pi},$$

т. е. $U_{H.cр} \approx \frac{U_{2m}}{\pi} \approx 0,318 U_{2m}$; $I_{H.cр} = \frac{I_{2m}}{\pi} \approx 0,318 I_{2m}$ – среднее значение пульсующего тока.

Амплитуду $U_{m.ог}$ основной гармоники выпрямленного напряжения u_H определим из его разложения в ряд Фурье:

$$u_H = \frac{U_{2m}}{\pi} + \frac{1}{2} U_{2m} \sin \omega t - \frac{2U_{2m}}{3\pi} \cos 2\omega t - \frac{2U_{2m}}{15\pi} \cos 4\omega t - \dots,$$

откуда $U_{m.ог} = \frac{U_{2m}}{2}$. Тогда коэффициент пульсации

$$q_n = \frac{U_{m.оз}}{U_{н.ср}} = \frac{\pi}{2} \approx 1,57.$$

Однофазные полупроводниковые выпрямители используют для питания устройств, требующих малого тока и высокого напряжения, например, для питания электронно-лучевых трубок, трубок рентгеновских аппаратов и др.

К недостаткам этих выпрямителей следует отнести следующее: униполярный ток, который проходя через вторичную обмотку, намагничивает сердечник трансформатора, изменяя его характеристики и уменьшая КПД; малое значение выпрямленного напряжения ($U_{н.ср} \approx 1/3 U_{2m}$); высокий уровень пульсаций ($q_n = 1,57$) и большое обратное напряжение на диоде ($U_{обр} \approx U_{2m}$).

Мостовая схема двухполупериодного выпрямителя (рис. 2.3, а) состоит из трансформатора Tr и четырех диодов, собранных по мостовой схеме.

Одна из диагоналей моста соединена с выводами вторичной обмотки трансформатора, вторая диагональ — с нагрузкой R_H . Положительным полюсом нагрузки является общая точка соединения катодов вентилей, отрицательным — точка соединения анодов. Временные диаграммы выпрямленного напряжения u_H и тока i_H приведены на рис. 2.3, б. В положительный полупериод синусоидального напряжения u_2 , когда точка 1 находится под положительным, а точка 2 под отрицательным потенциалами, ток i_2' протекает через вентиль $VD1$, сопротивление нагрузки R_H и вентиль $VD3$. Вентили $VD2$ и $VD4$ в этот момент закрыты, так как находятся под обратным напряжением.




Рис. 2.3

Во второй полупериод, когда в точке 1 вторичной обмотки отрицательный потенциал, а в точке 2 — положительный, ток i_2'' протекает через вентиль $VD2$, нагрузку R_H и вентиль $VD4$ в направлении, указанном стрелками с одним штрихом. Вентили $VD1$ и $VD3$ в этот момент закрыты, так как находятся под обратным напряжением.

Таким образом, токи i_2' и i_2'' , протекающие через нагрузку R_H , совпадают по направлению. Кривые напряжения и тока на нагрузке (см. рис. 2.3, б) повторяют (при пря-

мом напряжении на диодах $U_{np} \approx 0$) по величине и форме выпрямленные полуволны напряжения и тока вторичной обмотки трансформатора. Они пульсируют от нуля до максимального значения U_{2m} .

Среднее значение выпрямленного напряжения (постоянная составляющая) за период равно интегралу от мгновенных значений напряжений двух полуволн, деленному на период T изменения напряжения u_2 :

$$U_{н.ср} = 2 \cdot \frac{1}{2\pi} \int_0^{\pi} U_{2m} \sin \omega t d(\omega t) = \frac{2}{\pi} U_{2m} \approx 0,636 U_{2m}.$$

Аналогично для тока: $I_{н.ср} = \frac{2}{\pi} I_{2m} \approx 0,636 I_{2m}$, где $I_{2m} = \frac{U_{2m}}{R_n}$.

Амплитуду основной гармоники выпрямленного напряжения u_n определим из разложения его в ряд Фурье:

$$u_n = \frac{2U_m}{\pi} - \frac{4U_{2m}}{3\pi} \cos 2\omega t - \frac{4U_{2m}}{15\pi} \cos 4\omega t - \frac{4U_{2m}}{35\pi} \cos 6\omega t - \dots,$$

откуда $U_{m.ос} = \frac{4}{3\pi} U_{2m}$.

Тогда коэффициент пульсации $q_n = \frac{U_{m.ос}}{U_{н.ср}} = \frac{(4/3\pi)U_{2m}}{(2/\pi)U_{2m}} = \frac{2}{3} \approx 0,667$.

Обратное напряжение на вентиле $U_{обр.max} = U_{2m}/2$.

Максимальный ток $I_{2m} = U_{2m}/R_n$ и действующее значение тока вторичной обмотки

$$I_2 = \frac{\pi U_{н.ср}}{2\sqrt{2}R_n} = 1,11 \frac{U_{н.ср}}{R_n}.$$

Из сравнения двухполупериодной схемы выпрямления с однополупериодной можно сделать следующие выводы: в двухполупериодной схеме значительно лучше используется трансформатор, среднее и максимальное значения напряжения на вентиле уменьшаются в два раза при одном и том же токе нагрузки; меньше коэффициент пульсации ($q_n \approx 0,67$), хотя его величина остается значительной.

2.3. Трехфазные выпрямители

Для выпрямления трехфазного тока применяют мостовые схемы и схемы с нулевой точкой. Обычно применяют мостовую схему (схему Ларионова), которая состоит из трёхфазного трансформатора Tr , шести вентилях и нагрузки R_n (рис. 2.4, а).

Вентили схемы объединены в две группы — катодную с объединенными катодами вентилях $VD1$, $VD2$ и $VD3$ и анодную с объединенными анодами вентилях $VD4$, $VD5$ и $VD6$. Первичная и вторичная обмотки трансформатора могут быть соединены как по

схеме треугольник, так и по схеме звезда (см. рис. 2.4, а), напряжения на фазах которых сдвинуты по отношению друг к другу на 120° .




Рис. 2.4

В рассматриваемой схеме в каждый момент времени открыты два вентиля: один из катодной группы, другой из анодной группы. В катодной группе ток протекает через вентиль, на аноде которого положительный потенциал в данный момент времени является наибольшим, а в анодной группе ток протекает через вентиль, на катоде которого в данный момент наибольший отрицательный потенциал. Так, в интервал времени от t_1 до t_2 ток протекает через вентили $VD1$ и $VD5$, в интервале от t_2 до t_3 через вентили $VD1$ и $VD6$ и т. д. (рис. 2.4, б).

Положительные полуволны синусоид фазных напряжений u_{2a} , u_{2b} и u_{2c} выпрямляются вентилями катодной группы, т. к. эти направления напряжений для них являются проводящими, а отрицательные полуволны выпрямляются вентилями анодной группы. Следовательно, на нагрузке формируется напряжение u_H , равное сумме выпрямленных напряжений катодной и анодной групп, а именно, отрезками чередующихся линейных напряжений u_{ab} , u_{bc} и u_{ca} с частотой, в шесть раз большей частоты напряжения сети. Через каждый вентиль протекает ток в течение одной трети периода.

Средние выпрямленные напряжение и ток мостовой схемы:

$$U_{н.ср} = (3/\pi)U_{2м.л} \text{ и } I_{н.ср} = (3/\pi)I_{2м.л}.$$

Максимальное значение обратного напряжения на вентиле равно максимальному линейному напряжению вторичной обмотки трансформатора.

Коэффициент пульсации напряжения в нагрузке

$$q_n = \frac{U_{м.ог}}{U_{н.ср}} = \frac{(6/35\pi)U_{2м}}{(3/\pi)U_{2м}} \approx 0,057.$$

Преимущества трехфазной мостовой схемы выпрямления переменного напряжения: высокая частота и незначительная пульсация выпрямленного напряжения, что уменьшает размеры и массу сглаживающего фильтра; хорошее использование вентиля по напряжению, что позволяет получить высокое выпрямленное напряжение. Её основной недостаток — необходимость в шести вентилях.

2.4. Сглаживающие фильтры

Требования к уровню пульсации напряжения, питающего электронную аппаратуру, очень высокие: так, допустимый коэффициент пульсации q_n для питания двухтактных усилителей напряжения не должен превышать 1...2%, однотактных усилителей 0,1...0,5%, а усилителей промежуточной частоты — 0,01...0,05%.

Сглаживающие фильтры предназначены для уменьшения пульсаций выпрямленного напряжения на нагрузке до значений, при которых не сказывается их отрицательное влияние на работу электронной аппаратуры. Они должны пропускать постоянную составляющую выпрямленного напряжения и заметно ослаблять его гармонические составляющие.

Действие фильтра по уменьшению пульсации напряжения (тока) на нагрузке характеризуется *коэффициентом сглаживания* k_c , представляющим собой отношение коэффициента пульсации на выходе выпрямителя q_{n1} (до фильтра) к коэффициенту пульсации на нагрузке q_{n2} (после фильтра), т. е. $k_c = q_{n1} / q_{n2}$.

На рис. 2.5. приведены схемы простейших однофазных сглаживающих фильтров широкого применения.

Ёмкостный фильтр (рис. 2.5, а) включают параллельно нагрузке R_H , что исключает прохождение через нагрузку высокочастотных гармонических составляющих тока.




Рис. 2.5

Временные диаграммы выпрямленного напряжения u_θ двухполупериодного выпрямителя, напряжения на нагрузке u_n и тока вентилей $i_d = i_C + i_n$, поясняющие принципы действия C -фильтра, изображены на рис. 2.6, а.




Рис. 2.6

В интервале времени от t_1 до t_2 конденсатор заряжается (ток $i_{C,3}$) до амплитудного значения напряжения $U_{\theta, \max}$, так как в этот период выпрямленное напряжение больше напряжения на конденсаторе, т. е. $u_\theta > u_C$. В интервале времени от t_3 до t_4 , когда напряжение $u_\theta < u_C$, вентили будут закрыты, конденсатор станет разряжаться на нагрузочный резистор R_n , заполняя разрядным током $i_{C,p}$ паузу в токе нагрузки i_n , форма которого повторяет форму напряжения u_n . В этот интервал времени напряжение на нагрузке $u_n = u_C$ снижается до некоторого значения, соответствующего моменту времени t_4 , при котором выпрямленное напряжение u_θ становится равным напряжению на конденсаторе u_C . После этого вентили вновь открываются, конденсатор C начинает заряжаться, и процессы зарядки и разрядки конденсатора повторяются.

При частоте основной гармоники выпрямительного напряжения u_θ сопротивление конденсатора C -фильтра должно быть значительно меньше сопротивления нагрузки, т. е. $X_C = 1/n\omega C \ll R_n$, где n — номер основной гармоники напряжения u_θ ; ω — угловая частота напряжения u_2 трансформатора.

Коэффициент сглаживания $k_c = R_n / X_C = n\omega C R_n$.

Из выражения коэффициента сглаживания k_c видно, что C -фильтр целесообразно использовать при относительно высокоомной нагрузке R_n .

Требуемая ёмкость конденсатора при заданном k_c :

$$C \geq k_c / (n\omega R_n).$$

Одноэлементный L -фильтр (рис. 2.5, б) включают последовательно с нагрузкой R_n . При нарастании выпрямленного напряжения и тока нагрузки i_n магнитная энергия

запасается в индуктивном элементе L (дросселе). При снижении напряжения u_e ток в нагрузке поддерживается за счет накопленной энергии в дросселе (рис. 2.6, б).

При частоте основной гармоники выпрямленного напряжения сопротивление дросселя L -фильтра должно быть значительно больше сопротивления нагрузки R_n , т. е. $X_L = n\omega L \gg R_n$.

Коэффициент сглаживания L -фильтра

$$k_c = X_L / R_n.$$

Из этого выражения следует, что в мощных выпрямителях (когда сопротивление R_n мало) L -фильтр действует наиболее эффективно. Требуемая индуктивность дросселя при заданном k_c : $L \geq k_c R_n / (n\omega)$.

В LC -фильтре (рис. 2.5, в) конденсатор шунтирует нагрузку по переменной составляющей ($X_C = 1/(n\omega C)$; $X_C \ll R_n$), а сопротивление дросселя X_L должно быть значительно больше сопротивления $Z_{нар}$ параллельно соединенных элементов R_n и X_C .

Приняв $|Z_{нар}| \approx X_C$ и $k_c = X_L / X_C = (n\omega)^2 LC$, по известному коэффициенту k_c находят произведение LC , а по заданной ёмкости C — индуктивность фильтра $L = k_c / (n\omega)^2 C$. Во избежание резонанса (при $X_L = X_C$) должно выполняться условие $\omega_\phi = 1/\sqrt{LC} = 0,5n\omega$.

Если при расчёте LC -фильтра получают слишком большие значения индуктивности ($L > 100$ Гн) дросселя и ёмкости ($C > 150$ мкФ) конденсатора, то применяют двухзвенный фильтр: одноэлементное C_1 -звено и Γ -образное RC -звено (рис. 2.5, з), у которого $k_c = k_{c1} \cdot k_{c2}$, где k_{c1} и k_{c2} — соответственно коэффициенты сглаживания первого и второго звеньев.

Активное сопротивление R и ёмкость C RC -фильтра:

$$R = (0,15 \dots 0,25) R_n; \quad k_c = \frac{n\omega R C R_n}{R + R_n}; \quad C = \frac{k_c (R + R_n)}{n\omega R R_n}.$$

Для улучшения сглаживания выходного напряжения после C -фильтра включают дополнительно Γ -образное LC -звено. Получившийся Π -образный CLC -фильтр (рис. 2.5, д) рассчитывают как двухзвенный:

$$k_c = k_{c1} \cdot k_{c2}; \quad LC_2 \approx k_{c2} / (n\omega)^2.$$

Из последнего равенства находят L , задаваясь C_2 . Ёмкость $C_1 \approx k_{c1} / (n\omega R_n)$ или выбирают равной C_2 .

Кроме пассивных сглаживающих фильтров широко используются также бездроссельные *активные фильтры*, роль которых выполняют обычно транзисторы. Активные фильтры обеспечивают независимость коэффициента сглаживания k_c от тока нагрузки и имеют меньшие габариты по сравнению с LC -фильтрами. Основным недостатком активных транзисторных фильтров является значительное влияние изменения температуры на режим работы транзисторов.

Принцип работы активного фильтра основан на том, что сопротивление транзистора переменному току при определенных режимах работы может быть во много раз больше его сопротивления постоянному току.

В зависимости от способа включения нагрузки в цепь коллектора или эмиттера активные фильтры подразделяют на фильтры с последовательным включением нагрузки и с нагрузкой, включаемой параллельно.

На рис. 2.7, а, б приведены схемы последовательных активных фильтров с фиксированным (а) и автоматическим (б) смещением. Ток коллектора i_K транзистора VT (рис. 2.7, а), равный току нагрузки i_H , почти не зависит от напряжения $u_{ЭК}$ и в основном определяется током эмиттера $i_Э$. В рабочей точке выходной характеристики (см. рис. 1.15, б) сопротивление транзистора постоянному току $I_{Kн}$ равно $R_{ст} = U_K / I_{Kн}$ и составляет несколько десятков ом. Если ток базы $I_B = const$, то любое изменение напряжения на коллекторе ведет к перемещению рабочей точки по характеристике $I_K(U_K)$. При этом сопротивление переменной составляющей тока $R_{диф} = \Delta U_K / \Delta I_K$ равно единицам килоом.




Рис. 2.7

Для поддержания $I_Э = const$ в схеме фильтра предусмотрено звено $R_1 C_1$ с большой постоянной времени; ток эмиттера $I_Э \approx U_{C1} / R_1$ за время одного периода практически не изменяется. Однако наличие резистора R_1 в схеме уменьшает КПД фильтра на 15...20%. В схеме фильтра с фиксированным смещением выходное напряжение u_H изменяется с изменением температуры и тока нагрузки. Схема фильтра с автоматическим смещением (рис. 2.7, б) обеспечивает компенсацию этих возмущений, но она имеет значительно меньший коэффициент сглаживания k_c . Конденсатор C_2 в схемах на рис. 2.7, а, б является дополнительным фильтром сглаживания пульсаций напряжения на выходе активных фильтров.

В приведенных на рис. 2.7 схемах активных однозвенного (в) и двухзвенного (г) фильтрах с последовательным включением нагрузки входное сопротивление менее 1 Ом. В них отсутствует конденсатор C_2 (он не обеспечивает заметного увеличения коэффициента сглаживания k_c) и последовательно включаемый с нагрузкой резистор R_1 , в результате чего значительно увеличивается КПД фильтров.

При малых напряжениях и больших токах (при небольшом сопротивлении нагрузки R_n) применяют активные фильтры с параллельным включением нагрузки. В качестве примера на рис. 2.7, д приведена схема фильтра, в котором транзистор VT играет такую же роль, как ёмкость в RC -фильтре. Схема такого фильтра не требует настройки, его характеристики менее чувствительны к колебаниям температуры.

2.5. Стабилизаторы напряжения и тока

Нормальная работа большинства электронных устройств невозможна без стабильного напряжения питания. Чем чувствительнее устройство, тем точнее измерительное устройство, тем выше должна быть стабильность источника питания. Так, для электронного микроскопа нестабильность питающего напряжения не должна превышать 0,005%, усилители постоянного тока допускают нестабильность напряжений не более 0,0001%.

В качестве стабилизирующих устройств напряжения используют *стабилизаторы*, которые подразделяют на параметрические и компенсационные. В качестве параметрических стабилизаторов используют нелинейные элементы. Такие стабилизаторы применяют для питания устройств с малыми токами потребления. Их основные недостатки: невозможность плавной регулировки выходного напряжения, малый КПД, большое внутреннее сопротивление и малая выходная мощность; зависимость выходного напряжения от температуры окружающей среды и частоты тока питающей сети.

Компенсационные стабилизаторы напряжения и тока представляют собой замкнутую систему автоматического регулирования с отрицательной обратной связью (ООС). Наибольшее распространение получили полупроводниковые стабилизаторы постоянного напряжения, которые подразделяются по способу включения регулирующего элемента относительно нагрузки на *последовательные* и *параллельные*, а по режиму работы регулирующего элемента — на *линейные* и *импульсные* (ключевые).

Основными параметрами стабилизаторов напряжения являются следующие:

- коэффициент стабилизации по входному напряжению

$$k_{cm} = \frac{\Delta U_{ax} / U_{ax}}{\Delta U_{вых} / U_{вых}} \Big|_{I_n = const};$$

- внутреннее сопротивление стабилизатора $R_{ax} = \Delta U_{вых} / \Delta I_n$;
- температурный коэффициент стабилизации $TKC \% = \Delta U_{вых} / \Delta T$, при $U_{ax} = const$ и $I_n = const$.

В качестве *параметрических* стабилизаторов постоянных напряжений используют нелинейные сопротивления, в которых ток является нелинейной функцией напряжения. К таким нелинейным сопротивлениям относят кремниевые стабилитроны, принцип работы которых рассмотрен в п. 1.2.

Расчет параметрических стабилизаторов напряжения сводится к определению номинального входного напряжения $u_{вх}$ и балластного сопротивления R_b , при которых обеспечивается требуемый уровень и требуемая стабильность напряжения. Для получения более высокого напряжения стабилитроны $VC1$ и $VC2$ включают последовательно (рис. 2.8, а). Стабилизаторы на стабилитронах не обеспечивают высокой стабильности выходного напряжения; их коэффициент стабилизации $k_{ст}$ не превышает нескольких десятков.




Рис. 2.8

Для увеличения коэффициента $k_{ст}$ используют каскадное (последовательное) соединение стабилизаторов (звеньев) (см. рис. 2.8, а), при котором коэффициент стабилизации равен произведению коэффициентов стабилизации звеньев. Недостатком такого стабилизатора является значительное увеличение входного напряжения, низкий КПД.

Высокой стабильности напряжения на нагрузке при незначительном увеличении напряжения на входе можно достигнуть применением токостабилизирующего активного двухполюсника (рис. 2.8, б).

При изменении напряжения u_B изменяется напряжение $u_{КЭ}$ на транзисторе VT , компенсируя изменение напряжения Δu_B на входе и обеспечивая постоянство напряжения U_H на нагрузке с высокой степенью точности. Если, например, напряжение на входе уменьшается, то в результате уменьшения тока в цепи уменьшается напряжение на резисторе R_b , а на переходе эмиттер-база напряжение увеличится, что вызовет увеличение тока базы, уменьшение сопротивления транзистора и падения напряжения на нем.

Как отмечалось, компенсационные стабилизаторы с цепью обратной связи по напряжению могут быть выполнены как с последовательным, так и с параллельным включением регулирующего элемента относительно нагрузки. В схеме с последовательным включением регулирующего элемента поддержание уровня напряжения на нагрузке осуществляется за счет изменения напряжения на самом регулирующем элементе. В схеме с параллельным включением регулирующего элемента поддержание уровня напряжения на нагрузке осуществляется за счет изменения тока в регулирующем элементе, в результате чего изменяется напряжение на балластном сопротивлении, включенном последовательно с нагрузкой.

Компенсационные стабилизаторы обеспечивают высокую точность стабилизации выходного напряжения; при этом они одинаково хорошо ослабляют как медленные, так и быстрые (пульсации) изменения входного напряжения. Кроме того, они обла-

дают очень малым статическим и динамическим внутренними сопротивлениями. Недостатком компенсационных стабилизаторов является сравнительно низкий КПД, обусловленный потерей энергии на регулирующем элементе.

Для уменьшения потерь в компенсационном стабилизаторе балластный резистор R_6 с последовательно соединенным с ним стабилитроном VC включают параллельно нагрузке (рис. 2.9, а). Опорным напряжением является напряжение стабилитрона $U_{cm} = 6 \dots 8$ В, а сравнивающим элементом, усилителем и одновременно регулирующим элементом — транзистор VT . Напряжение на нагрузке $U_n = U_{cm} - U_{ЭБ}$. Номинальный режим работы транзистора VT устанавливают с помощью резистора R_6 : рабочую точку A выбирают на середине линейного участка его входной характеристики (рис. 2.9, б). При этом напряжение $U_{ЭБ1} = 0,1 \dots 0,3$ В у германиевых и $0,5 \dots 0,6$ В у кремниевых транзисторов. Поэтому $U_n \approx U_{cm}$.




Рис. 2.9

При уменьшении напряжения $u_{вх}$ (тока нагрузки I_n и т. п.) при неизменном U_{cm} напряжение на базе $U_{ЭБ} = U_{cm} - U_n$ возрастает и увеличивается степень открытия транзистора VT , его сопротивление уменьшается, как и падение на нем напряжения $U_{ЭК}$. В результате, напряжение на нагрузке восстановится, стремясь к номинальному напряжению. При возрастании $u_{вх}$ по любой причине процессы протекают аналогично, но транзистор "подзапирается" с увеличением напряжения $U_{ЭК}$. Коэффициент стабилизации рассмотренной схемы $k_{cm} = 150 \dots 300$.

Работа *ключевых* стабилизаторов основана на принципе накопления энергии в дросселе L в первую часть периода коммутации и на последующей передаче её в конденсатор C во вторую часть периода (рис. 2.10). В этом заключается их принципиальное отличие от рассматриваемых стабилизаторов последовательного типа, в которых постоянство выходного напряжения поддерживается за счет изменения сопротивления регулирующего элемента, в качестве которого был использован транзистор, работающий в активном режиме.




Рис. 2.10

Поскольку транзисторы импульсного стабилизатора работают в ключевом режиме, т. е. находятся либо в состоянии насыщения, либо в состоянии отсечки, а в дросселе и конденсаторе мощность рассеивания незначительная, то такие стабилизаторы имеют повышенный КПД.

Для питания некоторых устройств электронной аппаратуры используют *стабилизаторы тока*, имеющие высокое выходное сопротивление, значительно большее сопротивления нагрузки. Поэтому выходной ток стабилизатора тока не зависит от сопротивления нагрузки и остается практически постоянным при её изменении.

По аналогии со стабилизаторами напряжения, различают параметрические и компенсационные стабилизаторы тока. В *параметрических* стабилизаторах тока используется особенность вольт-амперной характеристики транзистора — слабая зависимость тока коллектора от напряжения $U_{КЭ}$ при постоянном токе базы (для схемы с ОЭ).

Компенсационные стабилизаторы тока проектируют аналогично компенсационным стабилизаторам напряжения. В качестве примера на рис. 2.11 представлена схема стабилизатора тока, с помощью которой поддерживается постоянным напряжение на резисторе R_2 независимо от колебаний входного напряжения и сопротивления нагрузки R_H . Если по каким-либо причинам увеличивается ток нагрузки I_H , то увеличивается напряжение $U_{БЭ}$ и коллекторный ток транзистора $VT2$, а напряжение $U_{КЭ}$ уменьшается. Это вызывает уменьшение тока базы транзистора $VT1$, сопротивление его коллекторно-эмиттерного перехода увеличивается, и, как следствие, ток нагрузки I_H уменьшается почти до прежнего значения.




Рис. 2.11

2.6. Управляемые выпрямители

Растёт группа потребителей энергии, которые нуждаются в регулируемом выходном напряжении. Для питания таких потребителей применяют тиристорные выпрямители: однофазные при малых токах потребления и трехфазные большой мощности.

На рис. 2.12, а приведена схема однофазного управляемого выпрямителя с выводом нулевой точки трансформатора. В качестве вентилей в выпрямителе использованы тиристоры $VS1$ и $VS2$.

При указанной на рис. 2.12, а полярности вторичного напряжения u_2 трансформатора Tr тиристор $VS1$ может пропускать ток i_H' при условии, что на его управляющий электрод поступит сигнал управления I_{y1} . Этот сигнал подают со сдвигом по фазе по отношению к моменту естественного отпираания на угол α , называемый углом управления (рис. 2.12, б). Моментом естественного отпираания тиристора называют момент появления положительного напряжения между анодом и катодом тиристора (при $\alpha = 0$).

При включении тиристора при активной нагрузке R_H в момент времени $\omega t = \alpha$ напряжение на нагрузке u_H возрастает скачком до значения $u_H' = u_2'$ (при идеальном тиристоре и идеальном трансформаторе). При $\omega t = \pi$ ток вентилей и ток нагрузки становятся равными нулю, тиристор $VS1$ запирается. До отпираания тиристора $VS2$ в

нагрузке появляется бестоковая пауза, энергия в нагрузку не передается. В момент $\omega t = \pi + \alpha$ подается управляющий импульс на тиристор $VS2$, тиристор открывается, к нагрузке прикладывается напряжение u_H'' . Ток протекает через нижнюю полуобмотку трансформатора, тиристор $VS2$ и нагрузку, сохраняя прежнее направление. В момент $\omega t = 2\pi$ происходит выключение тиристора $VS2$.




Рис. 2.12

Среднее значение напряжения нагрузки

$$U_{cp} = \frac{1}{\pi} \int_{\alpha}^{\pi} U_{2m} \sin \omega t d\omega t \approx \frac{U_{2m}}{\pi} (1 + \cos \alpha).$$

Уменьшение среднего напряжения U_{cp} при увеличении угла α показано на рис. 2.12, в. Зависимость $U_{cp}(\alpha)$ называют *регулировочной* характеристикой выпрямителя. Задержка по фазе управляющих сигналов, подаваемых на тиристоры, осуществляется с помощью систем импульсного фазового управления.

2.7. Внешние характеристики выпрямителей

Под *внешней характеристикой* выпрямителя понимают зависимость среднего значения выпрямленного напряжения от среднего значения тока нагрузки, т. е. $U_{н.ср} = f(I_{н.ср})$:

$$U_{н.ср} = E_{2.ср} - \Delta U_{Tr} - \Delta U_{\theta} - \Delta U_{\phi} = E_{2.ср} - (R_{Tr} + R_{\theta} + R_{\phi}) I_{н.ср},$$

где $E_{2.ср}$ — среднее значение ЭДС вторичной обмотки трансформатора; ΔU_{Tr} , ΔU_{θ} и ΔU_{ϕ} — активные падения напряжений на вторичной обмотке трансформатора, на одновременно открытых вентилях и на активном сопротивлении дросселя фильтра.

Из выражения внешней характеристики видно, что с ростом выпрямленного тока $I_{н.ср}$ увеличивается падение напряжений на сопротивлениях $R_{тр}$ и R_{ϕ} , а напряжение на сопротивлении нагрузки $U_{н.ср}$ уменьшается, т. е. наклон внешней характеристики выпрямителя определяется значениями внутренних сопротивлений обмотки трансформатора, выпрямителя, фильтра и характером нагрузки (рис. 2.13).




Рис. 2.13

Если в выпрямительное устройство включен фильтр, то зависимость $U_{н.ср} = f(I_{н.ср})$ изменяется. Уменьшение напряжения $U_{н.ср}$ выпрямителя с ёмкостным фильтром происходит более резко, чем без него. Это объясняется тем, что с увеличением тока нагрузки помимо причин, по которым уменьшалось напряжение $U_{н.ср}$ в выпрямителе без фильтра, накладывается снижение напряжения $U_{н.ср}$, вызванное уменьшением постоянной времени $\tau = R_{\phi}C$ разрядки конденсатора C из-за уменьшения сопротивления R_{ϕ} .

Выпрямленное напряжение при холостом ходе выпрямителя с Γ -образным LC -фильтром такое же, как у выпрямителя с ёмкостным фильтром, т. е. равно ЭДС $E_{2,ср}$, однако наклон внешней характеристики выпрямителя с Γ -образным фильтром больше за счет падения напряжения на сопротивлении дросселя.

Вопросы к теме 2

1. Перечислите разновидности источников вторичного электропитания (ИВП) и укажите их назначение.
2. По каким соотношениям рассчитывают среднее и действующее значения выпрямленного напряжения (тока)?
3. Назовите основные параметры ИВП.
4. Приведите обобщённую структурную схему ИВП и объясните назначение отдельных блоков (узлов) схемы.
5. Нарисуйте схему и временные диаграммы однофазного однополупериодного ИВП.

6. Как и почему изменяется форма тока в однофазном мостовом выпрямителе при включении между выходом выпрямителя и активной нагрузкой:
 - а) конденсатора?
 - б) дросселя?
7. Укажите особенности схемы выпрямления (схемы Ларионова) трёхфазного тока.
8. Как определяют коэффициенты пульсаций для выпрямительных схем?
9. Объясните принцип работы управляемого выпрямителя на тиристорах.
10. Приведите схемы простейших пассивных сглаживающих фильтров. Как определяют коэффициенты сглаживания выпрямленного напряжения?
11. Изложите принципы работы последовательного и параллельного активных фильтров.
12. Перечислите основные параметры стабилизаторов напряжения (тока).
13. Изложите принцип работы компенсационного стабилизатора напряжения.
14. Объясните принципы стабилизации выходного напряжения на примере схем рис. 2.8.
15. Какие функции выполняет управляемый выпрямитель?
16. Дайте определение внешней характеристики ИВП. Укажите причины, влияющие на её наклон.

Тема 3

Электронные усилители

3.1. Назначение и классификация электронных усилителей

Усилитель — устройство, увеличивающее мощность (напряжение, ток) входного сигнала за счет энергии внешнего источника питания посредством усилительных элементов (полупроводниковых приборов, электронных ламп и др.).

На рис. 3.1. представлена структурная схема включения усилителя в цепь усиления электрического сигнала, где 1 — источник входного сигнала; 2 — усилитель; 3 — источник питания; 4 — нагрузка.

В качестве источника питания усилителя используют стабильные источники энергии постоянного тока. Источник входного сигнала (датчик) формирует изменяющееся во времени напряжение $u_{вх}$ (ток $i_{вх}$) различной амплитуды, частоты и формы. Нагрузка усилителя — устройство, которое можно представить в виде линейного пассивного двухполюсника. Сам усилитель с парой входных и парой выходных зажимов обычно представляют в виде нелинейного четырехполюсника вследствие нелинейности характеристик входящих в него элементов.




Рис. 3.1

Усиление входного сигнала по мощности (по напряжению, по току) происходит за счет преобразования электрической энергии источника питания в энергию выходного сигнала вследствие изменения сопротивления усилительных элементов (транзисторов, электронных ламп и др.) по закону, задаваемому входным сигналом.

Условное обозначение усилителей на схемах изображено на рис. 3.2. Напряжение входа $u_{вх}$ и напряжение выхода $u_{вых}$ измеряют относительно общего вывода (рис. 3.2, а). При упрощенном изображении усилителя в виде прямоугольника, на нем изображают только вход и выход (рис. 3.2, б), опуская выводы напряжения питания U_n и общий вывод.

Важнейшим параметром усилителя является коэффициент усиления по мощности, равный отношению изменения мощности выходного сигнала к изменению мощности входного сигнала; т. е.

$$K_p = \frac{\Delta P_{\text{вых}}}{\Delta P_{\text{вх}}}.$$

Помимо коэффициента усиления по мощности вводят также:

- коэффициент усиления по напряжению $K_u = \frac{\Delta U_{\text{вых}}}{\Delta U_{\text{вх}}}$;
- коэффициент усиления по току $K_i = \frac{\Delta I_{\text{вых}}}{\Delta I_{\text{вх}}}$.

Тогда коэффициент усиления по мощности $K_p = K_u K_i$. В некоторых схемах усиления один из двух коэффициентов (K_u или K_i) может быть меньше единицы.




Рис. 3.2

Электронные усилители классифицируют по следующим признакам:

- по усиливаемой величине: усилители напряжения (УН), тока (УТ), мощности (УР);
- по назначению: измерительные; для устройств теле- и радиовещания; общепромышленного использования; операционные, используемые в аналоговых и аналого-цифровых устройствах;
- по характеру усиливаемых сигналов: усилители гармонических, импульсных и другой формы сигналов;
- по частоте усиливаемых сигналов: усилители постоянного тока (УПТ); усилители звуковой частоты (УНЧ, $f < 30$ кГц); усилители высокой частоты (УВЧ, $f < 300$ МГц); усилители сверхвысокой частоты (УСВЧ, $f < 300$ ГГц);
- по ширине частотного спектра выходного сигнала: широкополосные и узкополосные (резонансные);
- по схеме включения транзисторов: с общим эмиттером (ОЭ); с общей базой (ОБ); с общим коллектором (ОК); с общим истоком (ОИ); с общим стоком (ОС); с общим затвором (ОЗ);
- по количеству каскадов усиления: однокаскадные; многокаскадные (каскад предварительного усиления, промежуточные и выходной каскады);
- по типу связи между каскадами и между окончательным каскадом и нагрузкой: резистивная (гальваническая), ёмкостная, трансформаторная.

У многокаскадного усилителя общий коэффициент усиления равен произведению коэффициентов усиления отдельных каскадов:

$$K = K_1 \cdot K_2 \cdot \dots \cdot K_n.$$

На практике обычно используют логарифмическую (десятичную) меру оценки коэффициентов усиления, измеряемую в децибелах (дБ):

$$K_{p(\text{дБ})} = 10 \lg(P_{\text{вых}} / P_{\text{вх}}) = 10 \lg K_p; \quad K_{u(\text{дБ})} = 20 \lg K_u \text{ и } K_{i(\text{дБ})} = 20 \lg K_i.$$

Например, для двухкаскадного усилителя с коэффициентами $K_{u1} = 100$ и $K_{u2} = 10$

$$K_{u(\text{дБ})} = 20 \lg K_{u1} + 20 \lg K_{u2} = 20 \cdot 2 + 20 \cdot 1 = 60 \text{ дБ}.$$

3.2. Характеристики усилителей

Важнейшими характеристиками усилителя являются амплитудная и частотные. Амплитудная характеристика описывает усилитель при фиксированной нагрузке и подаче на вход синусоидального напряжения фиксированной частоты:

$$u_{\text{вх}} = U_m \sin \omega t, \quad \omega = \text{const}.$$

Амплитудная характеристика — это зависимость амплитуды (или действующего значения) выходного сигнала от амплитуды (или действующего значения) входного синусоидального сигнала, т. е. $U_{\text{вых}} = f(U_{\text{вх}})$.

Типичный вид амплитудной характеристики усилителя изображен на рис. 3.3. Пунктиром показана амплитудная характеристика идеального усилителя. Отклонение реальной характеристики от идеальной объясняется наличием шумов и нелинейностями характеристик усилительных элементов при слабых и больших входных сигналах.




Рис. 3.3

Динамическим диапазоном усилителя в децибелах называют отношение максимального значения входного напряжения к минимальному на линейном участке ab амплитудной характеристики (см. рис. 3.3):

$$D = 20 \lg \frac{U_{\text{вх.max}}}{U_{\text{вх.min}}}.$$

Коэффициент усиления по напряжению на этом участке

$$K_u = \frac{U_{\text{вых.max}} - U_{\text{вых.min}}}{U_{\text{вх.max}} - U_{\text{вх.min}}} = \frac{\Delta U_{\text{вых}}}{\Delta U_{\text{вх}}}.$$

Уровень шума — это отношение напряжения шумов $U_{ш}$ в режиме покоя (приведенного к входу усилителя) к максимальному значению выходного напряжения $U_{вых.мах}$, выраженное в децибелах:

$$K_{ш} = 20 \lg(U_{ш} / U_{вых.мах}).$$

Коэффициент нелинейных искажений

$$K_{н.и.} = \frac{\sqrt{U_{m2}^2 + U_{m3}^2 + \dots}}{U_{m1}},$$

где U_{m1} — амплитуда первой гармоники; U_{m2} , U_{m3} , ... — амплитуды высших гармоник выходного напряжения.

Частотные характеристики усилителя строят при фиксированной нагрузке и входном синусоидальном напряжении:

$$u_{ex} = U_m \sin \omega t; U_m = \text{const}; \omega = \text{var}.$$

Амплитудно-частотная характеристика (АЧХ) — это зависимость коэффициента усиления, например, по напряжению K_u от частоты f входного сигнала.

Обычно АЧХ строят на двойной логарифмической сетке: по оси ординат откладывают значения K_u в децибелах, а по оси абсцисс — частоту в логарифмическом масштабе, однако около делений записывают значения частоты без логарифма (рис. 3.4).




Рис. 3.4

Полоса пропускания усилителя определяет диапазон частот Δf (или $\Delta \omega$), в пределах которой коэффициент усиления на средней частоте не снижается ниже $1/\sqrt{2} \approx 0,707$ (3 дБ) своего уровня:

$$\Delta f = f_v - f_n,$$

где f_v и f_n — верхняя и нижняя частоты среза АЧХ усилителя.

Фазочастотная характеристика $\phi(f)$ — зависимость угла сдвига фаз ϕ между выходным и входным напряжениями усилителя от частоты f (см. рис. 3.4). Фазовые искажения в усилителе отсутствуют, когда фазовый сдвиг ϕ линейно зависит от частоты.

Входное и выходное сопротивления усилителя:

$$\underline{Z}_{ex} = \frac{U_{ex}}{I_{ex}} = R_{ex} + jX_{ex}; \underline{Z}_{вых} = \frac{U_{вых}}{I_{вых}} = R_{вых} + jX_{вых}.$$

Выходная мощность при сопротивлении нагрузки R_n

$$P_{\text{вых}} = R_n I_{\text{вых}}^2.$$

3.3. Типовая схема однокаскадного усилителя на биполярном транзисторе, включенного по схеме с ОЭ

На принципиальной схеме усилителя на биполярном транзисторе VT , включенного по схеме с общим эмиттером (рис. 3.5), обозначено:




Рис. 3.5

E_c , R_c и E_n , R_{Bn} — источники входного сигнала и питания транзистора с соответствующими внутренними сопротивлениями;

$u_{\text{вх}}$ — напряжение входного сигнала;

R_{B1} и R_{B2} — резисторы делителя напряжения питания U_n (обычно напряжение $U_n = 10 \dots 30$ В), предназначенные для установки тока базы I_B транзистора (по постоянному току), т. е. рабочей точки (точки покоя) на линии нагрузки;

$R_э$ — резистор обратной отрицательной связи транзистора VT по постоянному току, подбором сопротивления которого обеспечивается температурная стабилизация его режима усиления. Так, при увеличении температуры возрастают постоянные составляющие токов коллектора I_K и эмиттера $I_э$ и происходит падение напряжения $R_э I_э$. В результате напряжение $U_{Bэ}$ уменьшается, что вызывает уменьшение тока базы I_B , и, следовательно, тока I_K , стабилизируя его;

$C_э$ — конденсатор большой ёмкости (десятки микрофард), шунтирующий сопротивление резистора $R_э$ по переменному току, что исключает ослабление усиленного сигнала по переменному току цепью обратной связи;

R_K — нагрузочный резистор, сопротивление которого ограничивает ток коллектора I_K транзистора VT ;

C_1 и C_2 — разделительные конденсаторы входной и выходной цепей, обеспечивающие гальваническую развязку усилителя по постоянному току (предотвращающие прохождение постоянной составляющей тока от источника сигнала к усилителю и от усилителя к нагрузке).

Для удобства анализа работы усилителя отдельно рассматривают его схемы замещения по постоянному (рис. 3.6) и переменному току (рис. 3.8).

В режиме работы усилителя по *постоянному току* для получения наименьших нелинейных искажений усиливаемого сигнала рабочую точку a (рис. 3.7) выбирают посередине рабочего участка bc линии нагрузки по постоянному току, описываемой уравнением

$$I_{Kn} = (U_n - U_{Kn}) / R_K,$$

где $U_{Kn} = U_{KЭ} + R_Э I_{Эн}$.




Рис. 3.6




Рис. 3.7

Линию нагрузки строят следующим образом. Из приведенного уравнения следует, что при $I_{Kn} = 0$, $U_{Kn} = U_n$, а при $U_{Kn} = 0$, $I_{K,max} = U_n / R_K$. Через две найденные точки проводят прямую (нагрузочную) линию. Задав ток базы в режиме покоя $I_{Бн}$, находят на пересечении линии нагрузки по постоянному току с выходной характеристикой транзистора при $I_B = I_{Бн}$ точку покоя $a(U_{Kn}, I_{Kn})$.

Сопротивление резистора $R_{Б1}$ рассчитывают по формуле

$$R_{Б1} \approx \frac{U_n - U_{БЭн} - R_{Эн} I_{Эн}}{I_{Бн}} \approx 4R_{Б2} \approx h_{21} R_K.$$

При этом $U_{Бн} \approx 0,3$ В для германиевых и $U_{Бн} \approx 0,65$ В для кремниевых транзисторов.

Приблизительно токи покоя коллектора и эмиттера в рабочей точке a рассчитывают по формулам:

$$I_{Kn} \approx 0,5I_{Kmax} = U_n / 2R_K, \quad I_{Эn} = I_{Kn} + I_{Бn} \approx I_{Бn}(1 + \beta).$$

Напряжение покоя эмиттера $U_{Эn} \approx U_n / 2 - U_{КЭn} \approx (0,1 - 0,2)U_n$.

Сопротивления $R_{Э} = U_{Эn} / I_{Эn}$; $R_K \approx U_n / (2I_{Kn})$, а ёмкость $C_{Э} \approx 10 / (2\pi f_c R_{Э})$, где f_c — частота входного напряжения $u_{вх}$.

В режиме работы усилителя *по переменному току* принимают

$$u_{Э} = (1 / \omega_c C) i_{Э} \approx 0 \quad (X_C \approx 0,1R_{Э}),$$

пренебрегают также внутренним сопротивлением $R_{вн}$ и ёмкостью C_n источника питания, т. е. источник питания в схеме замещения замыкают накоротко (рис. 3.8, а).




Рис. 3.8

При подаче на вход усилителя *переменного напряжения* $u_{вх}$ происходит изменение тока базы $i_{Б}$, тока коллектора i_K и напряжения на коллекторе $u_K = U_n - R_K i_K$ (см. рис. 3.7). Амплитуда переменного коллекторного тока I_{mK} примерно в h_{21} раз больше амплитуды тока базы $I_{mБ}$, а амплитуда коллекторного напряжения U_{mK} во много раз больше амплитуды входного напряжения. Таким образом, в схеме усилителя с ОЭ усиливается ток и напряжение входного сигнала.

Пользуясь графиками, изображенными на рис. 3.7, нетрудно определить входное сопротивление и коэффициенты усиления каскада:

$$R_{вх} = \frac{U_{mБ}}{I_{mБ}}; \quad K_i = \frac{I_{mK}}{I_{mБ}}; \quad K_u = \frac{U_{mK}}{U_{mБ}}; \quad K_p = K_i K_u.$$

Следует обратить внимание, что положительному полупериоду входного напряжения $u_{вх}$ соответствует отрицательный полупериод выходного напряжения $u_K \approx u_{вых}$. Иначе говоря, между входным и выходным напряжениями существует сдвиг фаз, равный 180° , т. е. схема усилителя с ОЭ является инвертирующим устройством, усиливающим и изменяющим фазу входного напряжения на 180° .

Обычно рассмотренный тип усилительного каскада работает в режиме усиления слабых сигналов (постоянные составляющие тока базы и коллектора существенно превосходят аналогичные переменные составляющие). Эти особенности позволяют использовать аналитические методы расчета параметров усилительного каскада на низких частотах по известным h -параметрам транзистора (рис. 3.8, б), полагая, что

транзистор работает в линейном режиме. При этом сигнал, поданный на вход усилителя, практически не искажается на его выходе.

На входе и выходе усилителя (см. рис. 3.8, а) включены разделительные конденсаторы C_1 и C_2 . Наличие в усилителе ёмкостей приводит к частотным искажениям усиливаемых сигналов в области низких частот: с уменьшением частоты входного сигнала увеличивается сопротивление конденсатора $X_{C1} = 1/\omega C_1$, падение напряжения u_{C1} на нем, следовательно, снижается входное $u_{вх}$ и выходное $u_{вых}$ напряжения. Это приводит к уменьшению коэффициента усиления K_u с уменьшением частоты (см. рис. 3.4). Наличие в усилителе междуэлектродных ёмкостей транзистора и монтажных ёмкостей приводит к возникновению частотных искажений усиливаемых сигналов в области высоких частот.

При подаче на вход усилителя синусоидального сигнала большой амплитуды возникают искажения выходного сигнала, основной причиной которых является нелинейность входных и выходных характеристик транзистора.

Как отмечалось, при расчёте усилительного каскада в области верхних частот учитывают ёмкость C_K коллекторного p - n -перехода, условно включаемую между коллектором и базой.

Входное сопротивление определяют по формуле

$$Z_{вх} = \frac{U_{вх}}{I_{вх}} = \frac{R_{Б1} \cdot h_{11}}{R_{Б1} + h_{11}(1 + j\omega C_K R_{Б1})}.$$

Входное сопротивление усилительного каскада на биполярном транзисторе с ОЭ обычно имеет значение порядка нескольких сотен ом. Выходное сопротивление обычно на порядок больше входного. Это обстоятельство необходимо учитывать при подключении к усилителю высокоомного источника сигнала ($R_c \gg R_{вх}$) и низкоомной нагрузки ($R_n \leq R_K$).

В этом случае при расчете основных параметров усилительного каскада учитывают сопротивление R_c и R_n :

$$u_{вх} = e_c \frac{R_{вх}}{R_c + R_{вх}} \approx \frac{e_c h_{11}}{R_c + h_{11}}; \quad u_{вых} = \frac{-u_{вх} h_{21} R_K R_n}{h_{11}(R_n + R_K + h_{22} R_K R_n)};$$

$$K_u \approx \frac{h_{21} R_K R_n}{h_{11}(R_K + R_n)}; \quad K_i = \frac{h_{21} R_K}{R_K + R_n + R_K R_n h_{22}}.$$

Реальный коэффициент усиления по напряжению K_u всегда меньше коэффициента усиления ненагруженного усилителя ($R_n \gg R_K$). Эта разница тем заметнее, чем больше выходное сопротивление и меньше сопротивление нагрузки R_n . На практике реальный коэффициент усиления каскада K_u может достигать нескольких сотен, а коэффициент усиления по мощности $K_p = K_u K_i$ в схеме с ОЭ — нескольких тысяч.

Усилительные каскады на полевых транзисторах работают аналогично усилителям, собранным на биполярных транзисторах, если учесть, что управляющим сигналом усилителя на полевом транзисторе является напряжение затвора U_3 , а коэффициент

усиления по напряжению усилителя с общим истоком (с ОИ) при $R_{\partial} \gg R_C$ (R_{∂} - дифференциальное выходное сопротивление транзистора)

$$K_U = U_{\text{вых}} / U_3 = SR_C / (1 + SR_H),$$

где $S = \Delta I_C / \Delta U_3$ - крутизна стоко-затворной характеристики транзистора; R_C и R_H - сопротивления резисторов, включенных в цепи стока и истока транзистора усилителя.

Вследствие высокого входного сопротивления усилителей на полевых транзисторах можно использовать разделительный конденсатор C_1 небольшой ёмкости.

3.4. Эмиттерный повторитель

В каскаде, собранном на биполярном транзисторе с общим коллектором, называемым *эмиттерным повторителем*, выходное напряжение $u_{\text{вых}}$ (через разделительный конденсатор C_2) снимается с резистора R_{∂} , включенного в цепь эмиттера (рис. 3.9, а).




Рис. 3.9

При отсутствии сигнала $u_{\text{вх}}$ на входе в цепи базы протекает ток покоя

$$I_{Bn} = U_n / \left[\left(R_{B1} + \frac{(R_{B\partial} + R_{\partial})R_{B2}}{R_{B\partial} + R_{\partial} + R_{B2}} \right) \cdot \frac{R_{B2}}{R_{B\partial} + R_{\partial} + R_{B2}} \right].$$

Значения сопротивлений резисторов R_{B1} и R_{B2} выбирают такими, чтобы рабочая точка в режиме покоя находилась примерно посередине рабочего участка входной характеристики транзистора VT .

При подаче переменного входного сигнала $u_{\text{вх}}$ появляется переменная составляющая эмиттерного тока I_{∂} , которая создает на резисторе R_{∂} выходное напряжение $u_{\text{вых}} = R_{\partial} i_{\partial}$.

Составим систему уравнений эмиттерного повторителя (рис. 3.9, б) при $R_H \gg R_{\partial}$. В схеме замещения резисторы базовой цепи R_{B1} и R_{B2} учтены резистивным элементом $R_B = R_{B1}R_{B2} / (R_{B1} + R_{B2})$.

Согласно первому закону Кирхгофа для узла Э схемы имеем

$$i_B + h_{21}i_B - h_{22}u_{вых} - u_{вых}/R_Э = 0;$$

по второму закону Кирхгофа для контура, состоящего из входной и выходной цепей:

$$u_{вх} = h_{11}i_B + u_{вых}.$$

Решая совместно эти два уравнения, получим выражения для входного тока и коэффициента усиления по напряжению:

$$i_B = \frac{u_{вх} - u_{вых}}{h_{11}}; u_{вых} = \frac{u_{вх}}{1 + h_{11} \frac{(1 + h_{22}R_Э)}{(1 + h_{21})R_Э}};$$

$$K_u = \frac{u_{вых}}{u_{вх}} = \frac{1}{1 + h_{11} \frac{1 + h_{22}R_Э}{(1 + h_{21})R_Э}} = 0,9...0,99,$$

из которых следует, что коэффициент усиления по напряжению K_u меньше единицы, откуда название усилителя — *эмиттерный повторитель*.

Учитывая, что коэффициент $h_{22} = 10^{-5}...10^{-6}$ Ом, а $R_Э \approx 10^2...10^4$ Ом, формулу K_u можно упростить:

$$K_u \approx \frac{(1 + h_{21})R_Э}{h_{11} + (1 + h_{21})R_Э}.$$

При этом $K_i \approx K_u \frac{R_{вх}}{R_Э}$. Входное сопротивление $R_{вх} = \frac{u_{вх}}{i_{вх}} = \frac{h_{11}}{1 - K_u}$ значительно

больше входного сопротивления транзистора h_{11} и достигает нескольких десятков и сотен килоом. С учетом сопротивлений резисторов $R_{Б1}$ и $R_{Б2}$ результирующее сопротивление повторителя

$$R_{вх.р} = \frac{R_{вх} \cdot R_B}{R_{вх} + R_B}.$$

Выходное сопротивление $R_{вых} \approx h_{11}/(1 + h_{21})$ имеет значение порядка нескольких единиц или десятков ом.

Таким образом, эмиттерный повторитель обладает большим входным и малым выходным сопротивлениями, что упрощает согласование высокоомного источника сигнала и низкоомной нагрузки с усилительным устройством.

3.5. Дифференциальный усилитель

Дифференциальный усилитель — это балансный (мостовой) усилитель постоянного тока с параллельным включением транзисторов с одинаковыми характеристиками (рис. 3.10, а), в котором коллекторные сопротивления $R_{К1}$ и $R_{К2}$ и внутренние сопротивле-

ния транзисторов $VT1$ и $VT2$ образуют плечи моста. Резистор R_{K0} служит для балансировки каскада (установки нуля). Цепи смещения транзисторов не показаны.




Рис. 3.10

Если левая и правая части усилителя с симметричным входом и выходом идентичны, то повышение (понижение) температуры или напряжения питания вызывает одинаковое изменение коллекторных токов в обоих транзисторах, потенциалы коллекторов u_{K1} и u_{K2} изменяются почти одинаково и, следовательно, выходное напряжение $u_{вых}$ останется неизменным. При этом *дрейф* (медленное, самопроизвольное изменение исходного (нулевого) выходного напряжения) в усилителе составляет 30...100 мВ в диапазоне изменения температуры от 10 до 60 °С.

Для уменьшения дрейфа напряжения в общую эмиттерную цепь транзисторов включают резистор $R_Э$ с большим сопротивлением (с целью получения в эмиттерной цепи режима генератора тока) или включают источник стабильного тока, собранный на транзисторах. При изменении температуры потенциал в точке a (см. рис. 3.10, a) изменяется незначительно, токи через транзисторы почти не изменяются, как и напряжения u_{K1} и u_{K2} .

В то же время схема усиливает разностное входное напряжение, поскольку на базы транзисторов поступают противофазные напряжения, приводящие к изменению токов эмиттеров. Относительно изменения напряжения $u_{вх1}$ напряжение u_{K2} изменяется в фазе (синхронно, не инвертируется), а напряжение u_{K1} изменяется в противофазе, инвертируется.

Дифференциальный усилитель используется также, когда требуется усилить не разность напряжений, а *только* входное напряжение $u_{вх}$ (рис. 3.10, b). При этом один из двух входов имеет нулевой потенциал. Если используется напряжение u_{K2} , то такую схему называют дифференциальным усилителем с несимметричным входом и выходом.

При использовании полевых транзисторов дрейф по напряжению может быть примерно 0,05...0,3 мВ/град при $T < 100$ °С.

Дифференциальные усилители с симметричным входом и выходом широко применяются в быстродействующих коммутаторах, кодерах и декодерах и в аналоговых вычислительных машинах.

3.6. Режимы работы усилительных каскадов

В зависимости от положения рабочей точки a в режиме покоя на семействе выходных характеристик транзисторов и уровня входных сигналов ($u_{вх}$, $i_{вх}$) различают три основных режима (или класса) работы усилителей: A , B и C .

Класс A характеризуется тем, что рабочую точку a выбирают посередине участка bc линии нагрузки (рис. 3.11, a), а максимальное значение амплитуды переменной составляющей входного тока (тока базы i_B) не приводит к увеличению тока коллектора i_K за пределы участка bc . В этом случае нелинейные искажения усиленного сигнала будут минимальными, т. е. при подаче на вход синусоидального напряжения (тока) форма выходного напряжения $u_{вых}$ будет практически синусоидальной. Основным недостатком этого класса усиления — очень низкий КПД $\eta = P_2 / P_n = U_{вых} I_{вых} / E_n I_n$.




Рис. 3.11

Для работы усилителя в режиме B рабочую точку a' устанавливают на пересечении линии нагрузки и выходной характеристики транзистора при $I_{Bn} = 0$ (рис. 3.11, $б$). В этом режиме переменные составляющие тока $i_{вых}$ и напряжения $u_{вых}$ возникают лишь в положительные полупериоды тока базы i_B . При синусоидальном входном напряжении (токе) выходное напряжение u_K имеет форму полусинусоид, т. е. нелинейные искажения очень большие. Этот режим часто используют в двухтактных усилителях мощности. КПД усилителя, работающего в режиме B , может достигать 0,8.

Иногда используют режим работы усилительного каскада, промежуточный между режимами *A* и *B*. Его называют режимом *AB*. В этом режиме КПД усилителя больше, чем в режиме *A*, а нелинейные искажения меньше, чем в режиме *B*.

В режиме *C* рабочая точка выбирается за точкой отсечки *a'* (см. рис. 3.11, б) и ток i_A (напряжение u_K) в транзисторе возникает только в течение некоторой части положительной полуволны входного тока базы i_B (рис. 3.11, в). В этом режиме усиления возникают очень большие искажения усиленного напряжения (тока), но КПД устройства может быть очень высоким и приближаться к единице. Режим *C* используют в избирательных усилителях и автогенераторах, которые благодаря наличию колебательных контуров или других частотно-зависимых звеньев выделяют лишь основную гармонику из несинусоидального напряжения u_K .

3.7. Каскадное соединение усилителей

Каскадное (последовательное) соединение усилителей используют для получения заданных высоких коэффициентов усиления по напряжению, току и мощности, которых невозможно достигнуть с помощью одного усилительного каскада. Структурная схема многокаскадного усилителя представлена на рис. 3.12, а.



ИС - источник сигнала; УН1 и УН2 - усилители напряжения; CC - схемы связи; УР - усилитель мощности; Н - нагрузка

а)




Рис. 3.12

При каскадном соединении применяют различные схемы связи между каскадами, назначение которых состоит в согласовании напряжений, соответствующих режимам покоя предыдущего и последующего усилителей. При этом должны выполняться соотношения:

$$U_{вых.m1} = U_{ex.св.m}, \quad U_{вых.св.m} = U_{ex.m2},$$

где m и $m + 1$ — номера предыдущего и последующего каскадов.

На рис. 3.12 представлены наиболее часто используемые виды связи: непосредственная (б), резисторная (а), ёмкостная (г) и трансформаторная (д). Коэффициент усиления по напряжению каскада

$$K_u = K_{u1} \cdot K_{u2} \cdot \dots \cdot K_{un}.$$

3.8. Усилители мощности на транзисторах

Усилители мощности предназначены для отдачи максимальной мощности в заданную нагрузку при допустимых нелинейных и частотных искажениях. Они содержат один или несколько каскадов усиления. Выходной (оконечный) каскад работает в режиме больших сигналов и, следовательно, потребляет большую мощность от источника питания. Он должен иметь достаточно высокий КПД.

Выходные каскады выполняют на специальных мощных транзисторах, включенных обычно по схеме с общим эмиттером. Согласование выходного сопротивления $R_{вых}$ усилителя с сопротивлением нагрузки R_H обеспечивают с помощью трансформатора, коэффициент трансформации которого рассчитывают по формуле

$$n = \frac{w_1}{w_2} \sqrt{\frac{R_H}{\eta_{mp} R_{вых}}},$$
 где w_1 и w_2 — числа витков первичной и вторичной обмоток трансформатора; η — КПД трансформатора.

Выходные каскады усилителя мощности выполняют по однотактной и двухтактной схемам.

Маломощные однотактные усилители мощности (рис. 3.13, а) обычно работают в режиме класса А. По постоянному току сопротивление в коллекторной цепи транзистора VT определяется только сопротивлением первичной обмотки трансформатора $Tp1$. По переменному току транзистор VT нагружен на оптимальное сопротивление, что достигается соответствующим выбором коэффициента трансформации $n = w_1/w_2$ трансформатора Tp . Максимальная мощность отдается каскадом при эффективном использовании транзистора как по току, так и по напряжению.




Рис. 3.13

Схема *двухтактного усилителя мощности* (рис. 3.13, б), работающего в режиме *В*, содержит два транзистора *VT1* и *VT2* разных типов проводимости, с близкими характеристиками, работающими по очереди (каждый в своём полупериоде), так как напряжения u_2' и u_2'' вторичной обмотки трансформатора *Tr1* подаются в противофазе на транзисторы *VT1* и *VT2*. Трансформатор *Tr2* обеспечивает связь с нагрузкой R_H .

Режимы *В* работы транзисторов достигаются выбором небольшого напряжения смещения с помощью резисторов R_{B1} и R_{B2} для поодаания в точку *а'*, где в режиме покоя отсутствует входной ток базы. Транзисторы в режиме *В* эффективно используются по току и напряжению. При этом КПД двухтактного усилителя может достигать 78%.

При большой мощности, выделяемой в виде тепла на коллекторах транзисторов, используют радиаторы для отвода избыточного тепла, которое не могут рассеивать транзисторы непосредственно.

С разработкой интегральных схем усилителей мощности и дискретных мощных транзисторов появилась возможность изготовления бестрансформаторных усилителей мощности (рис. 3.14, а). Совместное применение разнотипных транзисторов позволяет существенно упростить схему усилителя. В схеме используется последовательное включение выходных цепей с источником питания U_H и параллельное включение входов. По переменному напряжению выходы транзисторов через конденсатор *С* параллельно соединены между собой и с нагрузкой R_H . При положительной полуволне напряжения $u_{вх}$ в усилении участвует транзистор *VT1*, при отрицательной полуволне — транзистор *VT2*. Выходная мощность усилителя может быть рассчитана по формуле $P_{вых} = R_H I_H^2 = U_{вых}^2 / R_H$.




Рис. 3.14

В рассматриваемом усилителе используется один источник питания U_H , что является его достоинством, а недостаток устройства — наличие большой ёмкости *С* (2...4 мФ). Избежать этого недостатка позволяет выполнение схемы усилителя мощности с двумя источниками питания (рис. 3.14, б). В таком усилителе используются однотипные транзисторы, для управления которыми требуются фазоинверсные каскады на входах. При этом транзисторы включены разными способами: *VT1* — по схеме с общим коллектором; *VT2* — по схеме с общим эмиттером.

Так как усилительные свойства транзисторов при разных способах включения различны, необходимо принять меры для выравнивания коэффициентов усиления обе-

их полуволн входного сигнала. При одинаковых транзисторах это может быть достигнуто выбором необходимых величин напряжений u_{ax1} и u_{ax2} .

3.9. Операционные усилители

Операционный усилитель (ОУ) — это малогабаритный (в интегральном исполнении отечественных серий К140, К544, К553, КР1040УД, КР1435 и др. и импортных серий AD8041, OP275, LM339 и др.) многокаскадный усилитель постоянного тока с непосредственными связями между каскадами и большим коэффициентом усиления.

Операционные усилители предназначены как для усиления электрических сигналов, так и для осуществления различных операций над сигналами: сложение, вычитание, логарифмирование и др. Такие усилители имеют дифференциальный высокоомный вход, высокий коэффициент усиления, низкоомный (сравнительно мощный) выход и сконструированы таким образом, что к ним могут быть подключены различные корректирующие цепи и цепи обратной связи.

Функциональная схема типового ОУ представлена на рис. 3.15, а, а его условное обозначение — на рис. 3.15, б.



Рис. 3.15

Операционный усилитель имеет два входа: инвертирующий (И) и неинвертирующий (Н). Их название связано с тем, что в первом случае выходное напряжение находится в противофазе с входным, а во втором случае — в фазе с входным напряжением. Для питания ОУ обычно используют два разнополярных источника питания $+U_n$ и $-U_n$ или один биполярный источник, средняя точка трансформатора которого соединена с общей шиной, относительно которой измеряются напряжения $+U_n$ и $-U_n$, равные $(\pm 6,3) \dots (\pm 15)$ В.

Для получения нужных свойств к дополнительным выводам ОУ подключают звено обратной связи.

Подключив звено отрицательной обратной связи (ООС), состоящее из двух резисторов (делителя), например, $R_{oc} \approx 1$ МОм и $R_1 \approx 5$ кОм, между выходом и инвертирующим входом, и соединив вход Н с общей точкой, получим инвертирующий усилитель (рис. 3.16, а), статическая амплитудная характеристика которого $U_{вых} = f(U_{ax})$ изображена на рис. 3.16, б. Максимальное значение напряжения $U_{вых, max} = -K_u(U_{ax1} - U_{ax2}) \approx (0,8 \dots 0,9)U_n$, т. е. на 1...3 В меньше напряжения питания U_n .




Рис. 3.16

Схема неинвертирующего усилителя и его амплитудная характеристика $U_{вых}(U_{вх})$ изображены на рис. 3.16, в, г.

Коэффициент усиления инвертирующего ОУ с ООС $K_{u.оc}$ приблизительно определяется отношением сопротивлений резисторов R_{oc} и R_1 звена ООС и не зависит от коэффициента усиления самого ОУ ($K_u = 10^5 \dots 10^6$). Без обратных связей ОУ не применяется из-за его практически бесконечного значения коэффициента K_u (для идеального ОУ $K_u = \infty$; $R_{вх} = \infty$; $R_{вых} = 0$).

Основными параметрами ОУ наряду с коэффициентом K_u являются:

- входное сопротивление $R_{вх} \approx 10^4 \dots 10^7$ Ом;
- выходное сопротивление $R_{вых} \approx 10^2$ Ом;
- входное напряжение смещения нуля $U_{см}$ (единицы милливольт);
- частота единичного усиления f_1 (единицы и десятки мегагерц), т. е. частота, при которой $K_u = 1$;
- скорость нарастания выходного напряжения ($v \approx 0,1 \dots 100$ В/мкс) от $U_{вх} = 0$ до $U_{вых} = U_{вых.мах}$;
- время установления выходного напряжения ($t_{уст} = 0,05 \dots 2$ мкс) от $U_{вх} = 0$ до $U_{вых} = U_{вых.мах}$.

На основе ОУ строят функциональные узлы для выполнения различных математических операций (рис. 3.17): повторитель (а), интегратор (б), дифференциатор (в),




Рис. 3.17

сумматор (Σ) и др. Кроме этого, операционные усилители часто используют при конструировании компараторов, генераторов гармонических колебаний и сигналов различной формы, избирательных усилителей, аналого-цифровых и цифроаналоговых преобразователей и других устройств (см. тему 9).

Вопросы к теме 3

1. По каким признакам классифицируют усилительные устройства?
2. Приведите основные параметры и характеристики полупроводникового усилителя.
3. От каких параметров зависит коэффициент усиления по напряжению каскада на биполярном транзисторе, включенном по схеме с общим эмиттером?
4. Как определяют полосу пропускания усилителя?
5. Объясните, как определяют рабочую точку на семействе выходных характеристик транзистора при работе в классе A усилителя на транзисторе с ОЭ?
6. Как изменится коэффициент усиления по напряжению транзисторного каскада с ОЭ, если изменить: а) сопротивление R_K ; б) напряжение питания E ; в) сопротивление R_3 ?
7. Как определить коэффициент усиления по напряжению усилительного устройства в децибелах, если коэффициенты усиления отдельных каскадов равны 20, 40 и 60?
8. Проведите анализ схем замещения по постоянному и переменному току (см. рис. 3.8) усилительного каскада на транзисторе с ОЭ.
9. Какие методы стабилизации режима покоя вам известны?
10. Постройте схему эмиттерного повторителя и определите его усилительные параметры. Докажите, что коэффициент усиления по напряжению эмиттерного повторителя всегда меньше единицы.
11. Что такое дифференциальный усилитель?
12. Назовите режимы работы усилительных каскадов и схем связи между каскадами.
13. Изложите важнейшие особенности и свойства усилителей мощности. Объясните, почему выходные транзисторы усилителей мощности обычно включают по схеме с ОЭ?
14. Перечислите свойства идеального операционного усилителя. Почему в усилительных устройствах ОУ не используется без цепей отрицательной обратной связи?
15. Приведите примеры использования ОУ в устройствах, выполняющих различные математические операции.

Тема 4

Импульсные устройства. Автогенераторы

4.1. Общие понятия

В импульсной технике используются кратковременные, прерывистые электрические колебания. Импульсная техника служит, в частности, базой радиолокации, радионавигации, телевидения, многоканальной связи. На основе импульсной техники создаются современные ЭВМ.

К *импульсным устройствам* относят функциональные узлы, предназначенные для формирования импульсных сигналов требуемой формы и выполнения над ними различных операций и преобразований (интегрирования, дифференцирования, задержки по времени, изменения формы, длительности, селекции по амплитуде и т. п.).

Импульсными сигналами принято называть электрические колебания, существующие в пределах конечного отрезка времени. Электронные узлы (устройства) функционируют в импульсном режиме, при котором кратковременная работа устройства чередуется с паузой.

Большую группу импульсных устройств составляют генераторы прямоугольных сигналов, для обозначения которых согласно ГОСТ 18682-73 используют буквы ГГ, например, К218ГГ1 серии 218, генераторы линейно изменяющихся сигналов обозначаются ГЛ, а генераторы смешанной формы — ГФ.

Группа импульсных устройств, работающих с одиночными прямоугольными импульсами, выделилась в самостоятельный класс цифровых устройств (см. темы 5 и 6).

Отметим преимущества устройств, работающих в импульсном режиме, по сравнению с устройствами непрерывного действия:

- в импульсном режиме достигается большая мощность в импульсе при малом значении потребляемой средней мощности устройства;
- меньшее влияние разброса параметров полупроводниковых элементов и температуры, так как они работают в ключевом режиме (включение — выключение);

- большая пропускная способность передачи информации и лучшая помехоустойчивость (меньшее искажение информации);
- удобство разработки сложных устройств на основе нескольких однотипных элементов, получаемых методами интегральной технологии.

4.2. Параметры импульсов и импульсных устройств

В импульсных устройствах используются следующие виды электрических сигналов:

- импульсы;
- перепады напряжения (тока).

Электрический импульс — это отклонение напряжения (тока) от первоначального значения в течение короткого промежутка времени, соизмеряемого с длительностью переходных процессов в импульсном устройстве. При этом предполагается автовозврат в исходное состояние.

Перепад напряжения (тока) — это переход на другой уровень. Возврат в исходное состояние происходит только после подачи дополнительного сигнала.

Рассмотрим несколько примеров.

Идеальный импульс прямоугольной формы (рис. 4.1) имеет следующие участки: ab — фронт (нарастание) импульса; cd — спрез импульса; bc — вершина; ad — основание импульса.

Параметры импульса: U_m — амплитуда; t_u — длительность импульса; $t_\phi = 0$ — длительность фронта; $t_c = 0$ — длительность среза импульса.

Идеальный импульс трапецеидальной формы (рис. 4.2) имеет $t_\phi \neq 0$ и $t_c \neq 0$. Длительность импульса t_u измеряют или на уровне $0,1U_m$ от основания, или на уровне $0,5U_m$.




Рис. 4.1




Рис. 4.2

Параметры *реального* импульса (рис. 4.3) определяют следующим образом: время фронта t_ϕ равно времени нарастания импульса от уровня, равного $0,1U_m$, до момента, когда уровень достигнет значения $0,9U_m$, а время среза t_c равно времени спада импульса от уровня $0,9U_m$ до уровня $0,1U_m$.

На вершине bc импульса наблюдается выброс b_1 и завал ΔU вершины, а на основании — выброс b_2 после выключения устройства. Длительность импульса t_u измеряют между значениями $0,1U_m$ его нарастания и спада.




Рис. 4.3

На рис. 4.4 представлены *перепады импульсов*: положительный (рис. 4.4, а) и отрицательный (рис. 4.4, б), где U_m — разность уровней.




Рис. 4.4

В периодических последовательностях *прямоугольных импульсов* (рис. 4.5, а) импульсы повторяются через равные промежутки времени, называемые *периодом* T , а разность $t_n = T - t_u$ — *паузой*. Отношение периода T к длительности импульса t_u (см. рис. 4.5, а), т. е. $N = T/t_u$, называют *скважностью* импульсов, а отношение t_u к периоду T , т. е. $\gamma = t_u/T$ — *коэффициентом заполнения*.




Рис. 4.5

В *меандре* (рис. 4.5, б) положительные прямоугольные импульсы чередуются с отрицательными импульсами.

4.3. Простейшие формирователи импульсов

Простейшими формирователями импульсов могут служить RL - и RC -цепи (рис. 4.6, а и рис. 4.7, а). В элементах L и C энергия не может изменяться скачком, поэтому при приложении к входу RC -цепи, например, прямоугольного импульса (рис. 4.6, б и рис. 4.7, б) имеют место переходные процессы изменения накопленной или накапли-

ваемой энергии, а форма выходного напряжения $u_{\text{вых}}$ на элементах R и C цепи зависит как от постоянной времени $\tau = RC$ цепи (рис. 4.6, в, г и рис. 4.7, в, г), так и от длительности t_u импульса.







Рис. 4.6







Рис. 4.7

При малой постоянной времени $\tau \ll t_u$ (рис. 4.7, в) цепи выходной сигнал приближается к прямоугольной форме, а при $\tau \gg t_u$ получают практически линейно нарастающее напряжение $u_{\text{вых}} = U t / \tau$ в интервале от 0 до t_u . По окончании времени импульса напряжение медленно падает до нуля по закону

$$u_{\text{вых}} = U e^{-t/\tau} (t > t_u).$$

4.4. Ограничители уровня

Ограничители уровня изменяют амплитуду входного $u_{\text{вх}}$ напряжения до так называемого порогового уровня, на котором $u_{\text{вых}}$ практически не изменяется. На рис. 4.8, а, в изображены простейшие двухсторонние ограничители уровней синусоидального напряжения $u_{\text{вх}}$, выполненные на диодах $VD1$ и $VD2$ и источниках постоянного тока с ЭДС E_1 и E_2 (рис. 4.8, а), или на стабилитронах $VC1$ и $VC2$ (рис. 4.8, в). При этом ЭДС источников E_1 и E_2 могут быть одинаковыми или различными, как и напряжения ста-

билитронов U_{cm1} и U_{cm1} для получения различных уровней напряжения $u_{вых}$ в полупериодах.




Рис. 4.8

4.5. Транзисторный ключ

Ключевое устройство (ключ) служит для переключения цепей нагрузки под воздействием внешних управляющих сигналов и работает в двух режимах: включенном или выключенном.

В качестве ключей могут использоваться механические выключатели, электромагнитные реле и электронные, выполненные на транзисторе, диодах и других электронных устройствах.

Если механический выключатель S (рис. 4.9, а) замкнут, то его сопротивление $R_s = 0$ и напряжение $u_{вых} = 0$ (рис. 4.9, б). Если ключ S разомкнут (в течение интервала времени $t_1 - t_2$), то его сопротивление $R_s = \infty$, а выходное напряжение равно напряжению питания, т. е. $u_{вых} = U_n$.

В транзисторном ключе (рис. 4.9, в) при отсутствии сигнала на входе $u_{вх}$ транзистор VT должен быть закрыт (должен находиться в режиме отсечки, см. точку b на пересечении линии нагрузки ($I_{K,max} = U_n / R_K$, U_n на рис. 4.9, д) с выходной характеристикой $i_K(u_K)$ транзистора VT при $I_B = 0$). При этом напряжение на коллекторе $u_{вых} = U_n - U_{пор} \approx U_n$, где $U_{пор}$ — пороговое напряжение отпирания транзистора (рис. 4.9, з). Уровень входного сигнала $U_{вх1}$ должен быть таким, чтобы ток базы $i_B = U_{вх1} / R_B$ обеспечил полное открытие транзистора VT (см. точку a на рис. 4.9, д), т. е. транзистор должен работать в режиме насыщения.

Тогда напряжение $u_{вых} \approx U_n - R_K i_K = U_{KO} \approx 0$, так как сопротивление коллектор — эмиттер в режиме насыщения невелико.

На рис. 4.10 приведены упрощенные временные диаграммы входного $u_{вх}$ и выходного $u_{вых}$ напряжений при одиночном импульсе на входе (рис. 4.10, а) и при подаче последовательности прямоугольных импульсов (рис. 4.10, б). При $u_{вх} < U_{пор}$ транзистор VT закрыт ($u_{вых} \approx U_n$), а при $u_{вх} > U_{вх1}$, $u_{вых} = U_{KO}$, где U_{KO} — напряжение на открытом транзисторе (см. рис. 4.9, д).




Рис. 4.9

В реальном электронном ключе при открытом и закрытом состояниях сопротивления имеют конечные значения, а также наблюдается промежуток времени как при спаде, так и при нарастании напряжения $u_{\text{вых}}$, что ограничивает частоту $f = 1/T$ переключения ключа (см. рис. 4.10, а).




Рис. 4.10

Итак, принцип работы транзисторного ключа заключается в его открытии входным сигналом $u_{\text{вх}}$ (в переводе транзистора в режим насыщения) или в его закрытии (в переводе в режим отсечки) и в формировании перепада напряжения U_m (от уровня напряжения U_n до уровня U_{KO}).

В качестве ключей в ключевых устройствах применяют как биполярные, так и МДП-транзисторы, работающие в режиме большого входного сигнала.

4.6. Триггер

Триггер — электронная схема, имеющая два устойчивых состояния; переходы из одного состояния в другое и обратно совершаются под действием специальных запускающих импульсов. Триггеры широко применяют в цифровых электронных устройствах. Простейшая схема триггера на биполярных транзисторах с внешним смещением E_B приведена на рис. 4.11, а.




Рис. 4.11

Триггер можно рассматривать как двухэлементный усилитель постоянного тока (с резистивной связью), охваченный положительной обратной связью (R_1C_1 и R_2C_2) по напряжению между коллекторами и базами транзисторов VT1 и VT2. Обязательное условие работы триггера: если один транзистор открыт (т. е. находится в режиме насыщения), то другой в это время должен быть закрыт (т. е. находится в режиме отсечки). Форсирующие конденсаторы C_1 и C_2 используют для ускорения процессов переключения транзисторов.

Пусть при $t = 0$ транзистор VT1 открыт, а транзистор VT2 закрыт. При этом напряжение на базе VT2

$$u_{B2} = \frac{E_B R_1}{(R_1 + R_{B2})} - \frac{i_{K1} R_1 R_{B2}}{(R_1 + R_{B2})} > 0$$

для надежного его закрытия должно быть больше нуля (рис. 4.11, б). В этом состоянии триггер будет находиться до подачи на вход S импульса $+u_{Bx2}$.

В это время ток i_{B1} уменьшается и транзистор $VT1$ выходит из режима насыщения, его коллектор становится более отрицательным, и на выходе $\bar{Q}$ устанавливается сигнал $U_{K1} = -U_n$.

Положительная обратная связь (ПОС) развивается лавинообразно, открывается транзистор $VT2$, т. е. триггер "опрокидывается" (переключается); на выходе Q устанавливается напряжение U_{KO} (рис. 4.11, б).

В процессе "опрокидывания" триггера конденсатор C_1 заряжается, и его зарядный ток увеличивает ток базы транзистора $VT2$, ускоряя установление на его коллекторе напряжения U_{KO} .

Если при $t = t_2$ подан на вход R импульс $+u_{ex1}$, то происходит вновь "опрокидывание" триггера: на выходе $\bar{Q}$ устанавливается напряжение $U_{K1} = U_{KO}$ и т. д.

4.7. Электронные генераторы

Электронный генератор — электронное устройство, вырабатывающее электрические колебания определенной частоты и формы, используя энергию источника постоянного напряжения (тока).

Различают генераторы с самовозбуждением (*автогенераторы*) и генераторы с *внешним возбуждением*. Любой автогенератор содержит колебательную систему и усиленный элемент (на биполярном или полевом транзисторе), связанные положительной обратной связью.

Основными характеристиками генератора являются форма, частота и мощность колебаний. По форме различают *электронные генераторы гармонических* (почти синусоидальных) *колебаний* и так называемые *релаксационные генераторы* различной формы. По частоте автогенераторы подразделяются на генераторы *инфранизкой* (от долей герц до 10 Гц), *низкой* (от 10 Гц до 100 кГц), *высокой* (от 100 кГц до 10 МГц) и *сверхвысокой* (свыше 10 МГц) частот.

Структурная схема генератора гармонических колебаний представлена на рис. 4.12. Генератор состоит из усилителя $У$ (нелинейного элемента $НЭ$) с комплексным коэффициентом усиления по напряжению

$$K_u = U_{вых} / U_{вх}$$

и четырехполюсника положительной обратной связи ОС (линейного элемента $ЛЭ$ в виде LC -или RC -звеньев) с комплексным коэффициентом передачи $\beta = U_{ос} / U_{вых}$.

Так как $U_{вх} = U_{ос}$, то напряжение

$$U_{вых} = K_u U_{вх} = K_u \beta U_{вых}$$

Следовательно, установившиеся колебания будут существовать в схеме при условии, что про-




Рис. 4.12

изведение $K_u \beta = 1$, т. е. при коэффициенте усиления усилителя U , равном единице. При $K_u \beta > 1$ амплитуда выходного напряжения $U_{т.вых}$ будет непрерывно возрастать (до насыщения активных элементов).

Представляя комплексные коэффициенты K_u и β в показательной форме, т. е. $K_u = K_u e^{j\Psi_K}$, $\beta = \beta e^{j\Psi_\beta}$, и их произведение

$$\underline{K_u} \underline{\beta} = K_u \beta e^{j(\Psi_K + \Psi_\beta)} = 1,$$

получим условия самовозбуждения автоколебаний:

$$\Psi_K + \Psi_\beta = 2\pi n, \quad n = 0, 1, 2, \dots; \quad K_u \beta = 1.$$

Первое условие отражает *процесс баланса фаз*, при котором сдвиг фаз в замкнутой цепи автоколебательной системы должен равняться 2π радиан, а второе условие самовозбуждения — *баланс амплитуд* — сводится к тому, что на резонансной частоте ω_0 активные потери энергии в автогенераторе должны восполняться от источника питания ИП посредством положительной обратной связи. Отметим, что баланс амплитуд обуславливает неизменную амплитуду стационарных колебаний.

При стабильной частоте колебаний условия баланса фаз и баланса амплитуд должны выполняться на одной частоте. Для этого автогенератор должен иметь частотно-зависимую (фазосдвигающую) LC- или RC-цепь, настроенную на эту частоту.

4.7.1. Автогенератор типа LC

Простейший автогенератор с индуктивной связью (рис. 4.13, а) представляет собой однокаскадный усилитель на транзисторе VT, включенном по схеме с общим эмиттером, с нагрузкой в виде параллельного колебательного контура $L_K C_K$ и цепи обратной связи, созданной обмоткой L_B , индуктивно связанной с индуктивным элементом L_K контура. Усилитель выполнен по схеме с фиксированным напряжением смещения делителем R_{B1} и R_{B2} и термостабилизирующей $R_Э C_Э$ -цепью.





Рис. 4.13

На вход усилителя через конденсатор C_B , ёмкостное сопротивление которого на частоте генерации незначительно, поступает сигнал обратной связи, представленный ЭДС базовой обмотки L_B . Коллекторный ток, появившийся в момент включения источника питания $-U_n$, заряжает конденсатор C_K , который затем разряжаясь на индуктивный элемент L_K , создает в контуре колебания с резонансной частотой

$$\omega_0 = 1/\sqrt{L_K C_K}.$$

Эти колебания напряжения посредством индуктивной связи передаются на базу транзистора VT , вызывая колебания напряжения $u_{вх}$ на входе усилителя и пульсации тока коллектора, которые, подпитывая $L_K C_K$ -контур, восполняют активные потери энергии в нем. Чтобы колебания были незатухающими, нужно выполнить указанные выше два условия самовозбуждения.

Анализ электрического состояния усилителя показывает, что баланс фаз удовлетворяется, если амплитуда напряжения на контуре $U_{т.р}$ равна и противоположна по фазе амплитуде выходного напряжения $U_{т.вых}$. Это возможно, если обмотка L_K включена таким образом, что фаза индуцируемой в ней ЭДС находится в противофазе с напряжением контура u_p , а напряжение $u_{вых}$ в однокаскадном усилителе, как известно, противофазно напряжению $u_{вх}$. Очевидно, что фазы $u_{вх}$ и $u_{вых}$ сдвинуты на $180^\circ + 180^\circ = 360^\circ$.

Второе условие самовозбуждения — баланс амплитуд — сводится к тому, чтобы коэффициент усиления был больше или равен $1/\beta$, т. е. $K_u > 1/\beta$.

Процесс возникновения, нарастания и установления колебательного режима удобно пояснить с помощью графика (рис. 4.13, б), где нанесены:

$K_u = u_{вых}/u_{вх}$ — амплитудная характеристика собственно усилителя и

$1/\beta = u_{вых}/u_{вх.ос}$ — прямая, характеризующая обратную связь.

Условию $K_u > 1/\beta$ на графике соответствует расположение кривой K_u над прямой $1/\beta$ на участке $0a$.

Пусть наличие колебания $u_{вх1}$ вызвало на выходе (в соответствии с кривой K_u) колебание $u_{вых1}$, которое через ПОС создает на входе возросшее колебание $u_{вх2}$, что вызывает дальнейшее увеличение выходного напряжения до тех пор, пока не будет достигнута точка a (см. рис. 4.13, б), в которой $K_u = 1/\beta$ или $K_u \beta = 1$. В точке a переходный процесс заканчивается и устанавливается стационарный режим гармонических колебаний.

4.7.2. Автогенераторы типа RC

На частотах, меньших 15...20 кГц, при которых обмотки резонансных контуров получаются громоздкими, целесообразно применение RC-генераторов, выполняемых по структурной схеме (рис. 4.14, а).

Усилитель $У$ (рис. 4.14, в) строится по обычной резистивной схеме, а положительная обратная связь осуществляется с помощью фазовозвращателя $\Phi_{вр}$ (RC-звеньев, рис. 4.14, б). Условия самовозбуждения таких генераторов прежние. Так как одно RC-

звено сдвигает фазу своего выходного напряжения по отношению к её входному на угол, меньший 90° , то применяют трехзвенную структуру. Каждое Γ -образное звено должно сдвигать фазу напряжения на 60° .




Рис. 4.14

Частота генерируемых такими схемами синусоидальных колебаний при условии равенства сопротивлений резисторов R и ёмкостей C конденсаторов во всех трех звеньях определяется формулой

$$f_0 = \frac{1}{2\pi\sqrt{6}RC} = \frac{1}{15,4RC} = \frac{0,065}{RC}$$

Как показывают расчеты, из-за падений напряжения на элементах, отношение $u_{вх}/u_{вых}$ на фазовозвращателе (см. рис. 4.14, б) равно $\beta = 29$, поэтому для обеспечения условия баланса амплитуд коэффициент усиления собственно усилителя должен удовлетворять условию $K_u \geq 29$.

4.7.3. Мультивибраторы

Мультивибратор — релаксационный генератор, представляющий собой двухэлементный усилитель с ёмкостной связью, выход которого соединен с входом. При этом образуется замкнутая цепь с положительной обратной связью.

Различают два вида мультивибраторов: автоколебательные (не обладающие состоянием устойчивого равновесия) и ждущие (обладающие состоянием устойчивого рав-

новесия, при выходе из которого сначала переходят в другое устойчивое состояние, а затем самопроизвольно возвращаются в первоначальное состояние).

Колебательный процесс в *автоколебательном мультивибраторе* происходит вследствие поочередного накопления энергии в соответствующих конденсаторах от источника питания и в последующей их разрядке через цепи транзисторов.

Пусть симметричный автоколебательный транзисторный мультивибратор собран из сходных элементов: транзисторов $VT1$ и $VT2$, резисторов с сопротивлениями $R_{K1} = R_{K2} = R_K$; $R_{B1} = R_{B2} = R_B$; и конденсаторов с емкостями $C_1 = C_2 = C$; $R_K \ll R_B$ (рис. 4.15, а).




Рис. 4.15

Так же, как и в триггере, транзисторы в мультивибраторе работают в ключевом режиме. Мультивибратор имеет два состояния квазиравновесия: в одном из них транзистор $VT1$ открыт током базы $i_{B1} = i_{R_{B1}} + i_{C1}$ и находится в состоянии насыщения, а транзистор $VT2$ закрыт (находится в состоянии отсечки). Каждое из этих состояний квазиравновесия неустойчиво, так как отрицательный потенциал на базе закрытого транзистора $VT2$ по мере зарядки конденсатора C_2 стремится к положительному потенциалу источника питания U_n (зарядка конденсатора C_2 идет быстрее, чем разрядка конденсатора C_1). В тот момент, когда этот потенциал станет положительным, состояние квазиравновесия нарушится, закрытый транзистор откроется, открытый закрывается, и мультивибратор переходит в новое состояние квазиравновесия. На выходе формируются почти прямоугольные импульсы $u_{вых}$ при скважности $N \approx 2$ (рис. 4.15, б).

Период колебаний симметричного мультивибратора

$$T = 2R_B C \ln 2 \approx 1,4 R_B C.$$

В несимметричном мультивибраторе длительность импульса t_d напряжения $u_{вых}$ не равна длительности паузы t_n .

Мультивибратор, как и другие генераторы с формой напряжения, отличной от синусоидальной, можно собрать на операционном усилителе. В ОУ благодаря большому коэффициенту усиления ($K_u = 10^5 \dots 10^6$) выходное напряжение пропорционально входному только при очень малых входных сигналах (единицы милли- и микровольт). При больших сигналах на входе напряжение $u_{вх}$ может иметь два значения $U_{вх}^+$ и $U_{вх}^-$ (рис. 4.16, а).




Рис. 4.16

Значения $u_{вх}$ при которых разность $u_{вх} - u_{ос} = 0$ ($u_{ос}$ — напряжение обратной связи), равны $U_1 = U_{вх}^- \frac{R_1}{R_1 + R_2} = \beta U_{вх}^-$ и $U_2 = U_{вх}^+ \frac{R_1}{R_1 + R_2} = \beta U_{вх}^+$, где $\beta = R_1 / (R_1 + R_2)$ — коэффициент обратной связи (рис. 4.16, б, в).

В схеме автоколебательного мультивибратора (рис. 4.16, б) возникает режим самовозбуждения за счет второй обратной связи через R_3C -звено.

Предположим, что в момент t_1 (рис. 4.16, в) напряжение $u_{вх}$ изменилось скачком с $U_{вх}^-$ до $U_{вх}^+$. Конденсатор C начинает перезаряжаться током, протекающим через резистор R_3 под действием $U_{вх}^+$, причем напряжение на конденсаторе u_c изменяется по экспоненте, стремясь к $U_{вх}^+$. Напряжение u_c есть входное напряжение $u_{вх}$ инвертирующего усилителя, и когда в момент t_2 оно достигнет значения U_2 , выходное напряжение ОУ скачком изменится с $U_{вх}^+$ на $U_{вх}^-$. Конденсатор начинает перезаря-

жаться, стремясь к $U_{вых}^-$, но, достигнув значения U_1 к моменту t_3 , оно заставляет ОУ инвертировать выходное напряжение на $U_{вых}^+$. Далее процесс будет повторяться.

Генераторы, основанные на рассмотренном принципе, называют *релаксационными*. Период колебаний такого мультивибратора

$$T = 2R_3C \ln(1 + 2R_1/R_2),$$

причем $t_{u1} = t_{u2}$. Такой вид колебаний называют *меандром*.

4.7.4. Генератор импульсов треугольной формы

В RC-генераторе треугольных импульсов (рис. 4.17, а) входным напряжением $u_{вх}$ триггера, выполненного на ОУ1, служит напряжение $u_{вых2}$, получаемое на инверторе — интеграторе, собранном на ОУ2.




Рис. 4.17

Поясним работу интегратора. Ток i_C , проходящий через конденсатор C , равен произведению его ёмкости на производную от разности потенциалов на его зажимах ($i_C = u_{вых2}$, так как потенциал точки A (рис. 4.17, а) близок к нулю), т. е.

$$i_C = -C \frac{du_{вых2}}{dt}.$$

Ток связи между операционными усилителями ОУ1 и ОУ2 $i_C = u_{вых1}/R$.

Приравняв правые части двух равенств, получим:

$$-C \frac{du_{вых2}}{dt} \approx \frac{u_{вых1}}{R}.$$

Проинтегрировав это выражение от 0 до t и разделив обе части на $-C$, имеем

$$u_{вых2} - u_{вых0} \approx -\frac{1}{RC} \int_0^t u_{вых1} dt,$$

где $u_{вых0}$ — напряжение на генераторе при $t = 0$.

Пусть в момент времени t_1 (рис. 4.17, б) с триггера на вход ОУ2 подано напряжение $U_{вых}^+$. Так как $U_{вых}^+ = const$ (а интеграл от постоянного значения пропорционален

времени t), то напряжение $u_{\text{вых}2}$ изменяется по прямой линии до тех пор, пока в момент t_2 оно не достигнет значения U_2 , при котором триггер переключится и на вход интегратора будет подано напряжение $U_{\text{вых}}^-$. С момента t_2 конденсатор начнет перезаряжаться, и напряжение на нем линейно возрастает до момента t_3 , после чего процессы повторяются.

Амплитуда треугольного напряжения определяется напряжением переключения триггера и равна $|U_{\text{вых}1}| \cdot R_1/R_2$. Период колебаний

$$T = 4RCR_1/R_2.$$

4.7.5. Ждущий мультивибратор

Этот генератор имеет состояние устойчивого равновесия и квазиравновесие. Под действием внешнего запускающего импульса генератор выходит из состояния устойчивого равновесия, но благодаря внутренним процессам перераспределения энергии самопроизвольно возвращается в устойчивое состояние.

Такие генераторы (*одновибраторы*) называют *ждущими*. Их получают из мультивибраторов, затормозив их работу. Так, если в схеме (рис. 4.16, б) зашунтировать конденсатор C диодом VD (рис. 4.18), то конденсатор, разрядившись от U_1 до $u_C = 0$ (см. рис. 4.16, в), перестанет перезаряжаться под действием $U_{\text{вых}}^+$, потому что ток от резистора R_3 пройдет через открытый диод, а значит напряжение на конденсаторе не достигнет значения U_2 и автоколебания сорвутся.




Рис. 4.18

Генератор может быть запущен, если на неинвертирующий вход ОУ подать отрицательный импульс запуска $u_{\text{зап}}$, эквивалентный напряжению $u_{\text{вх}}$ на инвертирующем входе.

4.7.6. Генератор пилообразного напряжения

Прямолинейное нарастающее напряжение получается на конденсаторе, если его заряжать постоянным (по величине) током $i_C = \text{const}$, не зависящим от напряжения u_C на нём, и предотвратить влияние на этот ток сопротивления нагрузки.

Тогда интегрируя по времени выражение $i_C = C du_C / dt = \text{const}$ (разделив переменные), получим:

$$\int du_C = \frac{i_C}{C} \int dt \text{ или } u_C = \frac{i_C}{C} t.$$

Условие $i_C = I_C = \text{const}$ в схеме (рис. 4.19, а) с операционным усилителем ОУ обеспечивается постоянным напряжением $u_{\text{вх}}$. Пока входной транзистор VT закрыт, в те-

чение времени t_n (рис. 4.19, б) происходит зарядка конденсатора C , и выходное его напряжение u_c нарастает по прямой. При подаче импульса u_p транзистор VT насыщается, конденсатор быстро (за время t_p) разряжается через малое (в несколько ом) сопротивление открытого транзистора VT , после чего процесс зарядки конденсатора повторяется, а напряжение $u_{вых}$ приобретает пилообразную форму (см. рис. 4.19, б).




Рис. 4.19

Длительность t_n определяется значениями ёмкости C и тока зарядки, зависящим от напряжения u_{ex} и сопротивлений резисторов R схемы. Изменяя значение напряжения U_0 , поданного на другой вход усилителя, можно "смешать пилу" по вертикали. Пилообразная форма $u_{вых}$ сохраняется до тех пор, пока она располагается внутри предельных значений выходного напряжения $U_{вых}^{\pm}$ операционного усилителя (см. рис. 4.16, а). При одинаковых сопротивлениях R схемы выходное напряжение

$$u_{вых} = \frac{2}{RC} \int u_{ex} dt - U_0.$$

Вопросы к теме 4

1. Определите понятия "непрерывное устройство", "импульсное устройство", "дискретное устройство".
2. Укажите основные параметры сигнала реального импульсного устройства.
3. Как рассчитывают скважность импульсов?
4. Приведите схемы и временные диаграммы простейших формирователей импульсов.
5. Изложите принцип функционирования транзисторного ключа.
6. Нарисуйте схему простейшего триггера и изложите принцип его работы.
7. Обоснуйте условия самовозбуждения автогенератора.
8. Каким образом выполняются условия самовозбуждения: а) в LC -генераторе; б) в RC -генераторе синусоидальных колебаний?
9. Какое устройство называют: а) мультивибратором; б) ждущим мультивибратором?

10. Как определить амплитуду и период колебаний симметричного мультивибратора?
11. Нарисуйте схему и временные диаграммы RC -генератора импульсов треугольной формы, реализованного на интегральных операционных усилителях.
12. Как увеличить продолжительность: а) прямого хода; б) обратного хода пилообразного импульса в схеме (рис. 4.19, а)?
13. Объясните, как обеспечивается линейность нарастания напряжения генератора в схеме (рис. 4.19, а)?

Тема 5

Логические основы цифровых устройств

5.1. Общие сведения о цифровых устройствах

Цифровыми называют устройства, предназначенные для формирования, преобразования и передачи кодовых слов. При этом кодовые слова (коды или числа) в электронных цифровых устройствах представляются в виде последовательностей электрических импульсов (сигналов с двумя уровнями напряжения: высоким и низким), а их преобразования осуществляются арифметическими, логическими, запоминающими и вспомогательными устройствами.

Элементами и узлами цифровых устройств, служащими основой для построения микропроцессоров, микропроцессорных систем, компьютеров, автоматизированных систем управления объектами, технологическими процессами и информационными потоками являются: дешифраторы, сумматоры, триггеры, регистры, счетчики и многие другие.

В современных устройствах цифровой обработки информации используется два класса переменных: числа и логические переменные. *Числа* несут информацию о количественных характеристиках процесса, объекта, системы, над ними можно производить арифметические действия. *Логические переменные* определяют состояние системы или принадлежность её к определенному классу состояний.

Главная особенность цифровых устройств (по отношению к аналоговым и импульсным устройствам) состоит в том, что объектами информации являются двоичные числа (кодовые слова) и логические переменные, а не функции времени.

Числа и логические переменные связаны друг с другом при решении задач управления и обработки информации. В вычислительных задачах вначале определяются совокупность и значения входных воздействий на объект управления. Предполагается, что существует математическая модель объекта в виде набора формул, таблиц, графиков и несколько логических условий. При решении задач необходимо вести анализ логических условий с выдачей логических команд. Для решения таких задач необходим специальный математический аппарат и соответствующие устройства.

Устройство в ЭВМ, выполняющее арифметические и логические операции называют *арифметико-логическим устройством (АЛУ)*, а АЛУ, выполняющее также функции управления — *центральным процессором*.

Арифметические устройства (сумматоры, умножители) предназначены для выполнения арифметических операций над бинарными кодовыми словами. Числа (кодовые слова) в цифровых устройствах обычно представляют в позиционной двоичной системе счисления, осуществляемой по следующему правилу:

$$A = (a_1 a_2 \dots a_n) = a_1 \cdot 2^{n-1} + a_2 \cdot 2^{n-2} + \dots + a_n \cdot 2^0, \quad (5.1)$$

где $a_1, a_2, \dots, a_n$ — весовые коэффициенты, принимающие значения 1 и 0; n — число разрядов в коде. Например, $26_{(10)} = 11010_{(2)}$, $n = 5$.

Код, построенный по (5.1), принято относить к арифметическим кодам, на которые распространяются арифметические операции сложения, вычитания, умножения и деления.

Число символов в кодовом слове цифрового устройства обычно фиксировано, т. е. кодовые слова имеют одинаковую длину. Если кодовое слово имеет n символов (разрядов), то из них можно составить $N = 2^n$ комбинаций кодовых слов. Например, в 32-разрядном вычислительном устройстве можно закодировать $2^{32} = 4\,296\,967\,298$ слов.

Для оценки количества цифровой информации используют *бит* и *байт* (1 байт = 8 бит). 1 бит — это мера информации, выражающая такое её количество, которое может передать один символ двоичного алфавита при равной вероятности появления каждого символа алфавита:

$$I = \log_2 M = \log_2 2 = 1 \text{ бит}, \quad (5.2)$$

где $M = 2$ — число символов в бинарном алфавите.

В цифровой электронике это понятие распространяют на двоичные системы с любым числом разрядов, полагая при этом информационную ёмкость каждого разряда, равной 1 биту. Так, в 8-разрядном слове информационная ёмкость равна 8 битам или 1 байту.

С информационной точки зрения функции арифметического цифрового устройства состоят в преобразовании входного n -разрядного двоичного числа в m -разрядное выходное двоичное слово (число).

В цифровых вычислительных системах наряду с двоичной широко используют также восьмеричную (для кодирования адресов и команд), шестнадцатеричную (цифробуквенную), десятично-двоичную и другие системы счисления [5].

Логическими устройствами называют схемные элементы, с помощью которых осуществляется преобразование поступающих на их входы двоичных (бинарных) сигналов и непосредственное выполнение предусмотренных логических операций.

Запоминающими называют такие устройства, которые обладают свойствами длительно сохранять поступающую в них информацию без изменения её содержания и отправлять её по команде в другие устройства.

Вспомогательными являются все прочие устройства, предназначенные для образования надёжных связей между арифметико-логическими и запоминающими функциональ-

ными узлами и внешними устройствами. К ним относят тактовые генераторы, устройства приёма и распределения данных, таймеры, усилители, повторители, инверторы и др.

Функционирование цифровых устройств можно представить следующим образом:

- посредством генератора тактовых импульсов производится синхронизация начала выполнения отдельных операций преобразования входного кодового слова и отводится время выполнения команды (в течение одного или нескольких периодов тактовых импульсов);
- после активизации начала операции осуществляется преобразование всех входных кодовых слов (логических нулей и единиц) в требуемые выходные кодовые слова;
- выходные кодовые слова отправляются на хранение в память цифрового устройства и/или во внешние устройства для выполнения определенных действий.

Операции над кодовыми словами, представленными в виде электрических сигналов, в цифровом устройстве могут выполняться следующими двумя способами:

- последовательное (поразрядное, побитовое) выполнение операций, при котором символы 1 и 0 кодового слова поступают последовательно по времени на единственный вход цифрового устройства и по завершении операции последовательно символ за символом выводятся из него. На рис. 5.1, а показано выполнение операции цифровым устройством ЦУ (инвертором) над трехразрядным входным словом $x_2x_1x_0 = 100$, при котором биты выходного слова $y_2y_1y_0 = 011$ принимают противоположные значения;




Рис. 5.1

- параллельное выполнение операций, при котором символы 1 и 0 кодового слова поступают одновременно на три входа ЦУ и по завершении операции одновременно выводятся из него (рис. 5.1, б).

В рассмотренных устройствах для выполнения операций над кодовыми словами использовались устройства последовательного и параллельного действия, а входные и выходные слова представлялись в виде *последовательного* и *параллельного кодов*. В ряде случаев используют комбинированные способы обработки информации: с последовательным вводом и параллельным выводом (рис. 5.1, в) и с параллельным вводом и последовательным выводом (рис. 5.1, г).

Стрелки на входных (слева) и выходных линиях (справа) цифровых устройств не ставят: это запрещено ЕСКД. Однако разрешены повороты ЦУ на 90° так, что входы будут сверху, а выходы — снизу. Другие углы поворота и направления входов и выходов не допускаются ЕСКД.

5.2. Элементы алгебры логики

Работа любого логического устройства подчиняется законам формальной логики, которые не допускают уклончивых ответов. Решение логических задач осуществляется с помощью логических элементов, базирующихся на математическом аппарате *алгебры логики* (булевой алгебры, разработанной английским математиком Джорджем Булем (1815–1864)), в которой все переменные величины (аргументы x_i и функции y_i) могут принимать только два логических значения: "1" (логическая единица) и "0" (логический ноль). Во многих случаях эти символы простейшего алфавита, состоящего из двух букв, отождествляют с арабскими цифрами 1 и 0, не вкладывая в них смысла количества.

Понятия "1" и "0" являются условными, символизирующими состояния, например, релейного устройства: "включено", "выключено". Как отмечалось, в цифровых электронных устройствах применяют сигналы двух уровней напряжения: *положительную* потенциальную логику (рис. 5.2, а), в которой символ "1" кодируется высоким потенциалом, а "0" — низким, и *отрицательную* (рис. 5.2, б), в которой символ "1" кодируется отрицательным потенциалом, а "0" — близким к нулевому. В данной теме будем использовать способ кодирования, называемый *соглашением положительной логики*.

В общем случае логическое устройство может иметь n входов и m выходов. Рассматривая входные сигналы $x_1, x_2, \dots, x_n$ в качестве аргументов, можно соответствующие выходные сигналы представлять в виде функции $y_i = f(x_0, x_1, x_2, \dots, x_n)$ с помощью операций алгебры логики.

В общем случае логическое устройство может иметь n входов и m выходов. Рассматривая входные сигналы $x_1, x_2, \dots, x_n$ в качестве аргументов, можно соответствующие выходные сигналы представлять в виде функции $y_i = f(x_0, x_1, x_2, \dots, x_n)$ с помощью операций алгебры логики.

Функции алгебры логики (ФАЛ), иногда называемые *переключаемыми функциями*, представляют в нескольких формах:




Рис. 5.2

- в алгебраической (в виде математического выражения):

$$y_i = (x_0 \wedge x_1) \vee (x_1 \wedge x_2);$$

- в виде *таблиц истинности* или *комбинационных таблиц*.

Таблица содержит всевозможные комбинации (наборы) бинарных значений входных переменных с соответствующими им бинарными значениями выходных переменных; каждому набору входных сигналов соответствует определенное значение выходного сигнала — значение логической функции y_i (таблица 5.1). Максимальное число возможных различных наборов (строк) зависит от числа входных переменных n и равно 2^n ;

Таблица 5.1

x_0	x_1	x_2	y_i
0	0	0	0
1	0	0	1
0	1	0	1
.	.	.	.
.	.	.	.

- в виде временных диаграмм.

На рис. 5.3 изображена временная диаграмма логической операции сложения двух кодовых слов по модулю 2:

$$y = x_1\bar{x}_2 + \bar{x}_1x_2 = x_1 \oplus x_2.$$

Всегда имеется возможность осуществить переход из одной формы представления в другую.

Встречается также *абстрактный вид* записи функций алгебры логики: $y_i = f(1, 2, 3, 7)$, где в скобках приведены десятичные числа номеров строк, например, 8-разрядного кодового слова, которые соответствуют значениям функции $y_i = 1$.

Число возможных функций при одном выходе зависит от числа аргументов (таблица 5.2). Практическим препятствием для повсеместного использования табличной формы задания логических функций является быстрый рост числа строк таблицы. В данной теме ограничимся рассмотрением логических функций двух-четырех аргументов.




Рис. 5.3

Таблица 5.2

Число аргументов n	Число комбинаций аргументов 2^n	Число функций $y_i = (2^n)^2$
1	2	4
2	4	16
3	8	64
4	16	256

При $n = 1$ входной сигнал x может принимать лишь два значения 0 и 1. Вполне возможно, что для обоих значений x (1 и 0) выходной сигнал y может принимать значение, равное 0; в другом случае y равен 1 при $x = 0$ и при $x = 1$ и т. д., т. е. цифровое устройство с одним выходом способно сформировать четыре различных варианта выходного сигнала, которые приведены в таблице 5.3.

Т а б л и ц а 5.3

Варианты функции y_i для простейшего логического устройства				
Комбинации x	0 и 1	1 и 0	0 и 1	1 и 0
Значение y	0	x	$\bar{x}$	1
Название операции	Постоянный 0	Переменная x	Инверсия x	Постоянная 1

Для цифрового устройства с двумя входными переменными x_1 и x_2 ($n = 2$) возможно четыре варианта комбинаций аргументов (входных слов): 00, 01, 10 и 11 и шестнадцать различных выходных функций y_i (таблица 5.4). Каждая функция y_i , $i = 0, 1, \dots, 15$ является результатом выполнения одной из операций над аргументами x_1 и x_2 для i -го набора и представляет собой четырехразрядное двоичное число (от 0000 до 1111), имеет свою запись и название. Цифровое устройство с двумя входами формирует *полный* набор четырехразрядных двоичных чисел.

Т а б л и ц а 5.4

Значения функций $y_i(x_1, x_2)$ для простейшего логического устройства с двумя входами																
При комбинациях x_1 и x_2	00	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1
	01	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1
	10	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1
	11	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0
Запись операции	$y_0 = 0$	$y_1 = x_1 x_2$	$y_2 = x_1 \bar{x}_2$	$y_3 = x_1$	$y_4 = \bar{x}_1 x_2$	$y_5 = x_2$	$y_6 = \bar{x}_1 x_2 + x_1 \bar{x}_2$	$y_7 = x_1 + x_2$	$y_8 = \bar{x}_1 + \bar{x}_2$	$y_9 = x_1 x_2 + \bar{x}_1 \bar{x}_2$	$y_{10} = \bar{x}_2$	$y_{11} = x_1 + \bar{x}_2$	$y_{12} = \bar{x}_1$	$y_{13} = \bar{x}_1 + x_2$	$y_{14} = \bar{x}_1 \bar{x}_2$	$y_{15} = 1$
Название функции	Постоянный 0	Умножение, конъюнкция, И	Запрет по x_2	Тождественность x_1	Запрет по x_1	Тождественность x_2	Неравнозначность	Сложение, дизъюнкция, ИЛИ	Стрелка Пирса, ИЛИ-НЕ	Равнозначность	Инверсия x_2 , НЕ	Импликация от x_2 к x_1	Инверсия x_1 , НЕ	Импликация от x_1 к x_2	Штрих Шеффера, И-НЕ	Постоянная 1

Название и обозначение функции y_i в какой-то мере отображает особенности выполнения логических операций (см. последнюю строку таблицы 5.4). Нулевая y_0 и единичная y_{15} функции тривиальны, функции y_3 , y_5 , y_{10} и y_{12} не зависят от одного из аргументов: $y_3 = x_1$, $y_5 = x_2$, $y_{10} = \bar{x}_1$ и $y_{12} = \bar{x}_2$. И только оставшиеся 10 функций являются функциями двух переменных.

Отметим, что многие функции имеют несколько названий. Например, логическая операция неравнозначности для функции y_6 имеет название "исключающее ИЛИ", "сложение по модулю 2"; функция y_7 имеет название "сложение", "дизъюнкция", "ИЛИ". Для обозначения операций логических функций используются специальные символы. Например, в качестве знака операции ИЛИ-НЕ используется символ " $\downarrow$ " (стрелка Пирса), условное обозначение функции $y_8 = x_1 \downarrow x_2$; для операции И-НЕ принят символ " $\mid$ " (штрих Шеффера), обозначение функции $y_{14} = x_1 \mid x_2$; для операции неравнозначности — символ $\oplus$ (сложения по модулю 2), обозначение функции $y_6 = x_1 \oplus x_2$ и т. д.

5.3. Основные логические операции и способы их аппаратной реализации

В булевой алгебре выделяют три основные функции: конъюнкция, дизъюнкция, отрицание. Остальные функции являются производными от приведенных выше.

Основные логические операции состоят из следующих элементарных преобразований двоичных сигналов:

- *логическое сложение* или *дизъюнкция* (от английского "disjunction" — разъединение), обозначаемое символом " $\vee$ " и называемое также операцией ИЛИ. При этом число аргументов (слагаемых x) может быть любым. Эта операция для функции двух переменных x_1 и x_2 описывается в виде логической формулы

$$y = x_1 \vee x_2. \quad (5.3)$$

Запись (5.3) формулируется следующим образом: y равен x_1 ИЛИ x_2 . Это значит, что y истинно (равно 1), если истинно хотя бы одно из слагаемых x_1 или x_2 . И только в случае, когда все слагаемые x равны 0, результат логического сложения y также равен 0.

Для удобства записи сложных логических функций символ дизъюнкции " $\vee$ " можно условно отождествлять со знаком обычного сложения. Для функции двух переменных имеем










$$y = x_1 \vee x_2 = x_1 + x_2.$$

Условное обозначение, таблица истинности и другие показатели этой логической функции приведены в первом столбце таблицы 5.5;

- логическое умножение или конъюнкция (от английского слова "conjunction" — соединение), обозначаемое символом " $\wedge$ " и называемое также операцией И. При этом число аргументов (сомножителей x) может быть любым. Эта операция для функции двух переменных x_1 и x_2 описывается в виде логической формулы

$$y = x_1 \wedge x_2. \tag{5.4}$$

Т а б л и ц а 5.5

Формы отображения основных логических функций																																							
Наименование функции →	Дизъюнкция	Конъюнкция	Инверсия																																				
Символическая	$\vee$ или $+$	$\wedge$ или $\cdot$	$\bar{x}$																																				
Буквенная	ИЛИ	И	НЕ																																				
Условная графическая																																							
Аналитическая	$y=x_1 \vee x_2 = x_1 + x_2$	$y = x_1 \wedge x_2 = x_1 x_2$	$y = \bar{x}$																																				
Табличная (истинности)	<table><tr><td>x_1</td><td>x_2</td><td>y</td></tr><tr><td>0</td><td>0</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td></tr><tr><td>1</td><td>0</td><td>1</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	x_1	x_2	y	0	0	0	0	1	1	1	0	1	1	1	1	<table><tr><td>x_1</td><td>x_2</td><td>y</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>0</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td></tr></table>	x_1	x_2	y	0	1	0	0	1	0	1	0	0	1	1	1	<table><tr><td>x</td><td>y</td></tr><tr><td>0</td><td>1</td></tr><tr><td>1</td><td>0</td></tr></table>	x	y	0	1	1	0
x_1	x_2	y																																					
0	0	0																																					
0	1	1																																					
1	0	1																																					
1	1	1																																					
x_1	x_2	y																																					
0	1	0																																					
0	1	0																																					
1	0	0																																					
1	1	1																																					
x	y																																						
0	1																																						
1	0																																						
Контактная																																							
Схемотехническая																																							

Запись (5.4) формулируется следующим образом: y равен x_1 И x_2 . Это значит, что y истинно (равно 1), если истинны сомножители x_1 и x_2 . В случае если хотя бы один из сомножителей равен 0, результат логического умножения y тоже равен 0.

Для удобства записи сложных логических функций символ конъюнкции " $\wedge$ " можно условно отождествлять со знаком обычного умножения. Для функции двух переменных в этом случае имеем

$$y = x_1 \wedge x_2 = x_1 \cdot x_2 = x_1 x_2.$$

Условное обозначение, таблица истинности и другие показатели логической функции И приведены во втором столбце таблицы 5.5;

- логическое отрицание или инверсия, обозначаемое чёрточкой над переменной и называемое операцией "НЕ". Эта операция записывается в виде

$$y = \bar{x} \quad (5.5)$$

и формулируется так: y равен НЕ x . Это значит, что y истинно (равно 1), если x ложно (равно 0), и наоборот. Как следует из выражения (5.5), операция y выполняется над одной переменной x и её значение всегда противоположно этой переменной (см. третий столбец таблицы 5.5).

Основные логические операции ИЛИ, И и НЕ позволяют аналитически описать, а логические элементы ИЛИ (*дизъюнктор*), И (*конъюнктор*) и НЕ (*инвертор*) — реализовать цифровое устройство без памяти, называемое *комбинационным*, любой степени сложности. Примеры контактной и простейшей схемной реализаций дизъюнктора, конъюнктора и инвертора приведены в предпоследней и последней строках таблицы 5.5.

Сопоставляя таблицы истинности для операций ИЛИ и И (см. таблицу 5.5), можно обосновать некоторые соотношения булевой алгебры, имеющие большое практическое значение. Например, принцип дуальности булевой алгебры записывается в виде двух следующих положений:

- если $x_1 + x_2 = y$, то $\bar{x}_1 + \bar{x}_2 = \bar{y}$; (5.6)

- если $x_1 x_2 = y$, то $\bar{x}_1 \bar{x}_2 = \bar{y}$. (5.7)

Из этих соотношений вытекает теорема (правило) де Моргана: *инверсия выражения может быть представлена тем же выражением без инверсии с изменением всех знаков конъюнкции на знаки дизъюнкции, знаков дизъюнкции на знаки конъюнкции и инверсией всех аргументов, т. е.*

$$\overline{x_1 + x_2} = \bar{x}_1 \bar{x}_2; \quad \overline{x_1 x_2} = \bar{x}_1 + \bar{x}_2. \quad (5.8)$$

Эти соотношения позволяют взаимно заменять операции дизъюнкции и конъюнкции, а это даёт возможность построить любую переключательную функцию, используя только две операции: И и НЕ или ИЛИ и НЕ. Однако при использовании только двух элементов не всегда удастся получить логические устройства наипростейшего типа. Поэтому в логических схемах находят применение и другие типовые элементы, реализующие иные логические операции, приведенные в таблице 5.4.

Приведем основные аксиомы (теоремы) алгебры логики (без вывода):

- | | |
|----------------------|---|
| 1. $x + 0 = x$; | 7. $x + \bar{x} = 1$; |
| 2. $x \cdot 0 = 0$; | 8. $x \cdot \bar{x} = 0$; |
| 3. $x + 1 = 1$; | 9. $\bar{\bar{x}} = x$; |
| 4. $x \cdot 1 = x$; | 10. $x_1 + x_2 = x_2 + x_1$; |
| 5. $x \cdot x = x$; | 11. $x_1 x_2 = x_2 x_1$; |
| 6. $x + x = x$; | 12. $(x_1 + x_2) + x_3 = x_1 + (x_2 + x_3)$; |

13. $(x_1x_2)x_3 = x_1(x_2x_3)$; 16. $x_1x_2 + x_1\bar{x}_2 = x_1$; $(x_1 + x_2)(x_1 + \bar{x}_2) = x_1$;
 14. $x_1(x_2 + x_3) = x_1x_2 + x_1x_3$; 17. $x_1 + x_1x_2 = x_1$; $x_1(x_1 + x_2) = x_1$;
 15. $x_1 + x_2x_3 = (x_1 + x_2)(x_1 + x_3)$; 18. $\overline{x_1 + x_2} = \bar{x}_1\bar{x}_2$; $\overline{x_1x_2} = \bar{x}_1 + \bar{x}_2$.

Формулы 1...9 представляют собой *тождества*, в справедливости которых легко убедиться прямой подстановкой $\bar{x} = 0$ и $x = 1$. Соотношения 10 и 11 иллюстрируют *переместительный*, а 12 и 13 — *сочетательный* законы. Соотношения 16 называют *правилом склеивания*, а соотношения 17 — *правилом поглощения*. В преобразованиях логических выражений важную роль играют формулы 14...18. Формулы де Моргана (18), как отмечалось, используют для того, чтобы перейти от логического произведения к логической сумме и обратно.

При использовании приведенных соотношений можно упростить записи и минимизировать логические выражения в смысле уменьшения числа символов.

Приведём несколько примеров.

$$1. a + \bar{a}b = a(b + \bar{b}) + \bar{a}b = ab + a\bar{b} + \bar{a}b = ab + a\bar{b} + ab + \bar{a}b = a(b + \bar{b}) + b(a + \bar{a}) = a + b.$$

$$2. (a + c)(b + \bar{c}) = ab + a\bar{c} + bc + c\bar{c} = abc + ab\bar{c} + ab\bar{c} + ab\bar{c} + abc + \bar{a}bc = a\bar{c} + bc.$$

Здесь использованы тождества $c\bar{c} = 0$ и $ab = ab(c + \bar{c}) = abc + ab\bar{c}$.

$$3. a + ab + ac = a(1 + b + c) = a.$$

$$4. \overline{(ab)(bc)} = \bar{a} + \bar{b} + \bar{b} + \bar{c} = \bar{a} + \bar{b} + \bar{c} = \overline{abc}.$$

5.4. Универсальные логические операции и их особенности

Особое значение в цифровой электронике имеют универсальные (базовые) логические элементы, способные образовать функционально полный набор, с помощью которых можно реализовать все другие элементы логических базисов. При интегральной технологии удобство изготовления одного базового элемента имеет решающее значение. Поэтому базовые логические устройства составляют основу большинства цифровых ИМС.

К универсальным логическим операциям (устройствам) относят две разновидности базовых элементов:

- *функцию Пирса*, обозначаемую символически вертикальной стрелкой $\downarrow$ (стрелка Пирса) и отображающую операцию ИЛИ-НЕ. Этой операции соответствует столбец y_8 в таблице 5.4. Для простейшей функции двух переменных x_1 и x_2 функция $y = 1$ тогда и только тогда, когда $x_1 = x_2 = 0$:







$$y = x_1 \downarrow x_2 = \overline{x_1 + x_2}; \quad (5.9)$$

- функцию Шеффера, обозначаемую символически вертикальной черточкой | (штрих Шеффера) и отображающую операцию И-НЕ. Этой операции соответствует столбец y_{12} в таблице 5.4. Для простейшей функции двух переменных x_1 и x_2 функция $y = 0$ тогда и только тогда, когда $x_1 = x_2 = 1$:

$$y = x_1 | x_2 = \overline{x_1 x_2}. \quad (5.10)$$

При одних и тех же значениях аргументов обе функции отображают операцию инверсии. Важнейшие показатели функций Шеффера и Пирса представлены в таблице 5.6.

Таблица 5.6

Формы отображения базовых логических функций						
Наименование функции →	Функция Пирса			Функция Шеффера		
Символическая	↓					
Буквенная	ИЛИ-НЕ			И-НЕ		
Условная графическая						
Аналитическая	$y = x_1 \downarrow x_2$			$y = x_1 x_2$		
Табличная (истинности)	x_1	x_2	y	x_1	x_2	y
	0	0	1	0	1	1
	0	1	0	0	1	1
	1	0	0	1	0	1
	1	1	0	1	1	0
Контактная						
Схемотехническая						

Для построения двухвходовой схемы ИЛИ-НЕ (см. последнюю строку таблицы 5.6) к нагрузочному резистору подключены коллекторы двух параллельно включенных биполярных транзисторов $p-n-p$ -типа, эмиттеры которых заземлены, а для построения схемы И-НЕ на два входа потребовалось последовательное (ярусное) включение двух биполярных транзисторов $p-n-p$ -типа (эмиттер нижнего транзистора подключен к земле) и нагрузочный резистор R .

5.5. Представление логических функций математическими выражениями

Наиболее распространенным способом задания логических функций является табличная форма. Таблицы истинности позволяют полно и однозначно установить все существующие логические связи.

При табличном представлении логических функций их записывают в одной из канонических форм: *совершенной дизъюнктивной нормальной форме* (СДНФ) или *совершенной конъюнктивной нормальной форме* (СКНФ).

Математическое выражение логической функции в СДНФ получают из таблицы истинности следующим образом: для каждого набора аргументов, на котором функция равна 1, записывают элементарные произведения переменных, причем переменные, значения которых равны нулю, записывают с инверсией. Полученные произведения, называемые *конституентами единицы* или *минтермами*, суммируют.

Запишем логическую функцию y трех переменных a , b и c , представленной в виде таблицы 5.7, в СДНФ:

$$y(a, b, c) = \bar{a}bc + a\bar{b}c + ab\bar{c} + abc.$$

Таблица 5.7

№	a	b	c	y
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	1
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	1

Для сокращения записи СДНФ представляют последовательностью номеров (десятичных чисел) конституент единицы:

$$y(a, b, c) = \sum(3, 5, 6, 7).$$

Совершенной конъюнктивной нормальной формой (СКНФ) называют логическое произведение элементарных сумм, в каждую из которых аргумент или его отрицание входят один раз. При этом для каждого набора аргументов таблицы истинности, на котором функция y равна 0, составляют элементарную сумму, причем переменные, значение которых равно 1, записывают с отрицанием. Полученные суммы, называе-

мые конститuentами нуля или макстермами, объединяют операцией логического умножения. Для функции (таблица 5.7) СКНФ

$$y(a, b, c) = (a + b + c)(a + b + \bar{c})(a + \bar{b} + c)(\bar{a} + b + c).$$

Для сокращения записи СКНФ представляют последовательностью номеров (десятичных чисел) конститuent нуля:

$$y(a, b, c) = \prod(0, 1, 2, 4).$$

5.6. Переход от логической функции к логической схеме

Для построения логической схемы необходимо логические элементы, предназначенные для выполнения логических операций, располагать, начиная от входа, в порядке, указанном в булевом выражении.

Построим структуру логического устройства, реализующего логическую функцию трех переменных

$$y = (a + b + c)(a + b + \bar{c})(\bar{a} + b + c)(\bar{a} + \bar{b} + c).$$

Слева располагаем входы a , b и c с ответвлениями на три инвертора, затем четыре элемента ИЛИ и, наконец, элемент И на выходе (рис. 5.4).




Рис. 5.4

Итак, любую логическую функцию можно реализовать непосредственно по выражениям, представленным в виде СДНФ или СКНФ. Однако, полученная таким образом схема, как правило, не оптимальна с точки зрения её практической реализации: она громоздка, содержит много элементов, и возникают трудности в обеспечении её высокой надёжности.

5.7. Минимизация логических функций

Критерии, в соответствии с которыми осуществляют минимизацию логической функции, неоднозначны. Это минимизация стоимости её технической реализации, уменьшение количества элементарных логических элементов, использование только однородных базовых элементов, например, типа И-НЕ (ИЛИ-НЕ) и др.

Для интерпретации любых логических функций и их минимизации широко используют диаграммы Венна и карты Карно-Вейча, базирующиеся на табличном представлении логических функций с числом переменных, не превышающих 4...5.

Карта Карно — графическое представление всех минтермов (2^n) для данного числа переменных (n). Каждый минтерм изображается в виде клетки, расположенной так, что минтермы, находящиеся в соседних клетках, отличаются друг от друга только одной переменной. На рис. 5.5 представлены изображения карт Карно для функций двух, трех и четырех переменных. Карта для двух переменных содержит четыре клетки (рис. 5.5, а), для трех — восемь (рис. 5.5, б), для четырех — шестнадцать (рис. 5.5, в). Множество клеток позволяет отобразить все наборы аргументов, а карту Карно можно рассматривать как упорядоченное представление подмножеств. Так, в верхней строке рис. 5.5, б и во втором столбце имеем пересечение аргументов a, b и c , в нижней строке и третьем столбце пересечение аргументов $\bar{a}, \bar{b}$ и c и т. д.

Если требуется представить на карте Карно логическую функцию, заданную в виде СДНФ, то ставят в клетках 1. Остальные клетки остаются незаполненными или заполняются нулями.

Итак, логическая функция в СДНФ на карте Карно представляется совокупностью клеток, заполненных единицами, а инверсия функции представляется совокупностью пустых клеток или заполненных нулями.

На рис. 5.5, в изображена карта Карно логической функции в СДНФ

$$y = abc\bar{d} + abcd + \bar{a}\bar{b}c\bar{d} + \bar{a}\bar{b}cd.$$

Как отмечалось, для минимизации логической функции применяют метод последовательного исключения переменных с помощью законов и тождеств алгебры логики, минимизационных карт Карно и др.

Основу минимизации логических функций с помощью карт Карно составляет следующее: два минтерма, находящиеся в соседних клетках карты, могут быть заменены одной конъюнкцией, содержащей на одну переменную меньше. Если соседними являются две пары минтермов, то такая группа из четырех минтермов может быть заменена конъюнкцией, которая содержит на две переменные меньше.




Рис. 5.5

При минимизации функции следует помнить, что одна и та же клетка карты Карно может входить в несколько групп и что соседними клетками являются не только клетки, расположенные рядом по горизонтали и вертикали, но и клетки на противоположных границах карты Карно.

На рис. 5.6 приведены примеры минимизации логических функций трех (а) и четырех (б) переменных.

Минимизацию ФАЛ можно проводить с использованием нулевых значений функции. Так, для ФАЛ, представленной на рис. 5.6, а, $\bar{y} = \bar{c}$, а для функции, представленной на рис. 5.6, б, $\bar{y} = acd + \bar{a}\bar{b}\bar{d} + \bar{a}b\bar{c}$.




Рис. 5.6

Таким образом, объединение областей карты Карно по единичным и нулевым значениям функции может привести к равносильным, но различным минимальным выражениям. Следовательно, может отличаться и схема, реализующая заданный алгоритм. Поэтому для получения минимально простой технической реализации целесообразно проводить минимизацию как единичных, так и нулевых значений функции, и из полученных минимальных форм выбрать простейшую.

На практике часто встречаются логические функции, часть значений которых не задана, т. е. эти значения могут быть произвольными. Такие ФАЛ называют *недоопределенными*. При различном доопределении ФАЛ могут быть получены различные минимальные формы. При доопределении ФАЛ необходимо стремиться к тому, чтобы на карте Карно было выделено минимальное число максимально больших областей.

На рис. 5.7 приведены примеры доопределения ФАЛ, приводящие к получению наиболее простой реализации заданного алгоритма.

5.8. Запись и реализация логических функций в универсальных базисах

Запись логических функций в универсальных базисах ИЛИ-НЕ и И-НЕ производится в такой последовательности:




Рис. 5.7

- заданная логическая функция минимизируется в базисе ИЛИ, И, НЕ;
- над полученным выражением логической функции ставят двойное отрицание и с помощью правила де Моргана осуществляют переход в универсальный базис ИЛИ-НЕ или И-НЕ;
- при преобразовании логической функции используют следующие выражения:

в базисе И-НЕ: $a\bar{b} = a(\overline{ab})$; $\bar{a} = \overline{aa}$; $\bar{a} = \overline{a \cdot 1}$; $\overline{ab + ab} = \overline{a(ab)}[(ab)b]$;

в базисе ИЛИ-НЕ:

$$a + \bar{b} = a + (\overline{a + b}); \quad \bar{a} = \overline{a + a}; \quad \bar{a} = \overline{a + 0}; \quad \overline{ab + ab} = \overline{a + (a + b) + (a + b) + b}.$$

При построении функциональных схем на элементах Шеффера логическую функцию представляют в минимальной КНФ, а при построении функциональных схем на элементах Пирса — в минимальной ДНФ. В этих случаях функциональные схемы содержат минимальное количество элементов и более просты при построении.

Запишем логическую функцию $y = a\bar{d} + a\bar{c}\bar{d} + abd + b\bar{c}\bar{d} + \bar{b}c\bar{d}$ в базисе И-НЕ и ИЛИ-НЕ в минимальных ДНФ и КНФ.

Вычерчиваем карту Карно для четырех переменных a, b, c и d (рис. 5.8) и отметим в ней единицей (1) минтермы, содержащие конъюнкции, входящие в заданную функцию. В результате склеивания минтермов в карте Карно, для которых заданная функция $y = 1$, получим выражение для выходной функции в минимальной ДНФ:

$$y_{\text{ДНФ}} = a + b\bar{c}\bar{d} + \bar{b}c\bar{d}, \quad (5.11)$$

а в результате склеивания минтермов, для которых функция $y = 0$, получим выражение для исходной функции в минимальной КНФ:

$$y_{\text{КНФ}} = \overline{\bar{a}d + \bar{a}bc + \bar{a}\bar{b}\bar{c}} = (a + \bar{d})(a + \bar{b} + \bar{c})(a + b + c). \quad (5.12)$$

	b		$\bar{b}$		
a	1	1	1	1	d
	1	1	1	1	
$\bar{a}$	0	0	0	0	$\bar{d}$
	1	0	1	0	
	$\bar{c}$		c		

Рис. 5.8

Для записи логической функции $y(a,b,c,d)$ в базисе И-НЕ применим к правой части выражений (5.11) и (5.12) двойное отрицание. После преобразований получим:

$$y_{\text{днф}} = a + b\bar{c}\bar{d} + \bar{b}c\bar{d} = \overline{\overline{a}(b\bar{c}\bar{d})(\bar{b}c\bar{d})}; \quad (5.13)$$

$$y_{\text{кнф}} = (a + \bar{d})(a + \bar{b} + \bar{c})(a + b + c) = \overline{(\bar{a}\bar{d})(\bar{a}\bar{b}\bar{c})(\bar{a}\bar{b}\bar{c})}. \quad (5.14)$$

Анализ выражений (5.13) и (5.14) показывает, что функциональная схема (рис. 5.9, а), реализующая заданную функцию, будет содержать меньшее количество элементов Шеффера, если её строить, используя выражение (5.13).

Для записи логической функции $y(a,b,c,d)$ в базисе ИЛИ-НЕ применим также к правой части выражений (5.11) и (5.12) двойное отрицание. После преобразований получим:

$$y_{\text{днф}} = a + b\bar{c}\bar{d} + \bar{b}c\bar{d} = a + (\bar{b} + c + d) + (b + \bar{c} + d); \quad (5.15)$$

$$y_{\text{кнф}} = (a + \bar{d})(a + \bar{b} + \bar{c})(a + b + c) = \overline{(a + \bar{d}) + (a + \bar{b} + \bar{c}) + (a + b + c)}. \quad (5.16)$$

Из анализа выражений (5.15) и (5.16) следует, что функциональные схемы, реализующие эти выражения, будут содержать одинаковое количество элементов Пирса. На рис. 5.9, б приведена функциональная схема, реализующая логическую функцию (5.16).




Рис. 5.9

5.9. Программируемые логические матрицы

Синтез логических функций и произвольных кодовых преобразований в настоящее время выполняют посредством *программируемых логических матриц* (ПЛМ) средней и даже большой интеграции. Условное изображение ПЛМ и её функциональная схема показаны на рис. 5.10, а, б.




Рис. 5.10

Программируемая логическая матрица имеет n входов ($x_1, x_2, \dots, x_n$), m выходов ($y_1, y_2, \dots, y_m$), k элементов И, выходы которых образуют k вертикальных шин, и m элементов ИЛИ, выходы которых подключены к сумматорам по модулю 2 (M2), выполняющим роль управляемых инверторов. Выводы этих инверторов являются выходами самой ПЛМ. Каждый элемент И имеет $2n$ входов, которыми он связан со всеми шинами входных сигналов и с шинами их инверсий.

В линии связи включены специальные перемычки, обозначенные на рис. 5.10, б короткими зигзагами. Эти перемычки выполняются из нихрома, кристаллического кремния и других материалов или в виде специальных p - n -переходов так, чтобы их можно было разрушать ("выжигать"), оставляя лишь те связи, которые нужны потребителю ПЛМ. Причём разрушение ненужных легкоплавких перемычек может осуществлять и пользователь, подавая на соответствующие выводы корпуса ПЛМ импульсы тока определенной амплитуды и длительности.

Элементы ИЛИ, так же, как и элементы И, имеют на входах выжигаемые перемычки, с помощью которых они подключены ко всем вертикальным шинам. После выжигания ненужных перемычек на этих входах элементов ИЛИ обеспечивается уровень логического нуля. Аналогичным образом программируют отсутствие или выполнение инвертирования выходов ИЛИ, соответственно пережигая или оставляя перемычки на верхних на рис. 5.10, б входах элементов М2.

Рассмотрим, какие перемычки нужно выжечь в ПЛМ на рис. 5.10, б, чтобы реализовать на ней кодовый преобразователь, заданный таблицей 5.8, описывающей закон работы некоторого трёхцветного светофора, управляемого двухразрядным двоичным кодом X . Для сравнения на рис. 5.11 построено кодовый преобразователь, отрабатывающий систему трёх функций с тремя выходами K (красный), J (желтый) и Z (зелёный свет) посредством элементов И-НЕ и ИЛИ-НЕ с учетом связности выражений J и K , реализующих конъюнкцию $x_1\bar{x}_2$.




Рис. 5.11

Таблица 5.8

X		$Z = \bar{x}_1\bar{x}_2$	$J = x_1\bar{x}_2$	$K = \bar{x}_1x_2 + x_1\bar{x}_2$
x_1	x_2			
0	0	1	0	0
0	1	0	0	1
1	0	0	1	1
1	1	0	0	0

При реализации на ПЛМ кодового преобразователя, заданного таблицей 5.8 с учетом выражений K , J и Z , будут задействованы:

- два входа для x_1 и x_2 ($n = 2$);
- три конъюнктора, реализующие конъюнкции $\bar{x}_1\bar{x}_2$, $\bar{x}_1x_2$ (общая для выходов J и K) и $x_1\bar{x}_2$ ($m = 3$), т. е. выжигаются все входы конъюнкторов, кроме входов, указанных в выражениях Z , J и K .

Инвертирования каких-либо выходов ИЛИ не требуется. Оставшиеся входы, вертикальные шины и выходы можно использовать для реализации других систем функций.

Итак, используя ПЛМ, схемотехник может по своему усмотрению:

- подать на любой элемент И любую комбинацию входов ПЛМ или их инверсий;
- подключить к любому элементу ИЛИ любую комбинацию вертикальных шин (выходов И);
- проинвертировать выходы любых ИЛИ.

Такие возможности позволяют очень просто реализовать на ПЛМ преобразователи кодов или, что то же самое, системы логических функций: вначале программируются линии всех необходимых конъюнкций, затем — выходные линии всех необходимых дизъюнкций. Преимущества ПЛМ особенно заметны при большом числе входных переменных. Если сложность реализуемой функции превышает возможности одной микросхемы ПЛМ, то используют несколько ПЛМ, при необходимости объединяя их выводы на дополнительных элементах ИЛИ.

Типичный диапазон числа входов у микросхем ПЛМ $n = 8 \dots 16$, вертикальных шин $k = 24 \dots 96$, выходов $m = 4 \dots 12$. Временная задержка составляет 2...3 значения задержки типового логического элемента соответствующей серии. Примером ПЛМ является микросхема К556РТ1 с $n = 16$, $m = 8$ с задержкой 50 нс, изготавливаемая по технологии ТТЛШ и совместимая по питанию и сигналам с ТТЛ- и ТТЛШ-сериями.

Наряду с ПЛМ в качестве программируемых схем универсальной логики используют микросхемы *программируемой матричной логики* (ПМЛ). Этим названием изготовители подчёркивают их отличие от микросхем ПЛМ. В ПМЛ, как и в ПЛМ, входы и их инверсии с помощью разрушаемых перемычек подключены к многоходовым элементам И. Основное же отличие заключается в том, что в ПМЛ каждый элемент ИЛИ постоянно подключен к определенной группе элементов И (группе вертикальных шин).

Выпускается несколько типов микросхем ПМЛ, отличающихся числом и составом этих групп. Разработчик в каждом случае выбирает определенный тип микросхемы точно так же, как он это делает при работе с россыпью. Достоинство микросхем ПМЛ — выигрыш по скорости, цене, надёжности за счёт существенного сокращения площади программируемой части кристалла (числа пережигаемых перемычек).

Вопросы к теме 5

1. Объясните, что такое положительная и отрицательная потенциальные логики?
2. Запишите десятичное число 30 в бинарном коде.

3. Поясните способы выполнения операций в цифровом устройстве над кодовыми бинарными словами.
4. Составьте таблицы истинности и нарисуйте схемное обозначение трехходовых логических элементов: а) И, ИЛИ, И-НЕ и ИЛИ-НЕ; б) 2ИЛИ-НЕ.
5. Определите число возможных бинарных комбинаций типа 0 и 1 для логической функции с числом аргументов: а) $n = 3$; б) $n = 5$.
6. Определите понятия "бит" и "байт".
7. Назовите основные показатели логических операций: а) И; б) ИЛИ; в) НЕ.
8. В чём заключается минимизация: а) ФАЛ с помощью карт Карно; б) недоопределённой ФАЛ?
9. Пользуясь законами алгебры Буля, минимизируйте следующие логические функции:
а) $y = x_1x_2x_3 + x_1\bar{x}_2x_3 + \bar{x}_1\bar{x}_2x_3 + \bar{x}_1x_2\bar{x}_3$; б) $y = \bar{x}_1x_2\bar{x}_3 + x_1\bar{x}_2x_3 + \bar{x}_1\bar{x}_2x_3 + \bar{x}_1x_2x_3$.
10. Минимизировать с помощью тождеств ФАЛ выражения:
а) $y = \overline{\overline{a} + \overline{b} + \overline{c} + \overline{a}}$; б) $y = \overline{a + bc} \overline{a}c$.
11. С помощью законов алгебры логики минимизируйте функцию
 $y = \overline{a}\overline{b}cd + a\overline{b}\overline{c}d + \overline{a}\overline{b}c\overline{d} + a\overline{b}c\overline{d}$.
12. Реализуйте функцию $y = a + bc + \overline{a}\overline{b} + c$ на элементах базиса И-НЕ.
13. Составьте функциональную схему устройства, реализующего функцию
 $y = \overline{(\overline{a} + \overline{b})c} + d$
на элементах И-НЕ.

Тема 6

Функциональные узлы цифровых устройств

6.1. Комбинационные

и последовательностные устройства

В общем случае на вход цифрового устройства поступает n ($n \geq 1$) двоичных переменных $X(x_1x_2\dots x_n)$, а с выхода снимается m ($m \geq 1$) двоичных переменных $Y(y_1y_2\dots y_m)$. При этом устройства осуществляют (реализуют) определенную связь (ФАЛ) между входными и выходными переменными.

По способу функционирования цифровые устройства делят на комбинационные и последовательностные.

В комбинационных устройствах (автоматах без памяти) значения Y в течение каждого такта работы определяются значениями X только в этот же такт, и не зависят от того, какие переменные подавались на входы в предыдущие такты, т. е. $Y = f(X)$. Другими словами, эти устройства, состоящие только из логических элементов, лишены памяти: не хранят информацию о прошлом. Входные и выходные сигналы комбинационных устройств могут принимать только два значения: 1 и 0.

В качестве примера на рис. 6.1, б приведена временная диаграмма работы логического элемента И-НЕ с двумя входами и одним выходом (рис. 6.1, а).

В теоретических рассуждениях (как и в данной теме) обычно считается, что сигналы на выходе комбинационного устройства (КУ) появляются в тот же момент, когда на вход устройства поступают инициирующие их входные сигналы, т. е. предполагается их быстроедействие бесконечным.

В реальных электронных приборах задержка выходного сигнала $\tau > 0$ ($\tau = 10^{-9} \dots 10^{-10}$ с — естественный физический предел электронных приборов, рис. 6.2), а в сложных устройствах с последовательным соединением логических элементов задержки суммируются.

Комбинационные узлы и блоки цифровых устройств либо собирают из отдельных микросхем малой степени интеграции (элементов И-НЕ, ИЛИ-НЕ и др.), либо изго-

тавливают в виде систем средней интеграции, либо входят в состав БИС и СБИС. Различные типы комбинационных узлов и блоков широко используются в устройствах ввода-вывода и управления, в операционных запоминающих устройствах современных цифровых систем.




Рис. 6.1




Рис. 6.2

По функциональному назначению можно выделить следующие классы КУ: сумматоры, шифраторы и дешифраторы, цифровые компараторы, мультиплексоры и демультиплексоры, преобразователи кодов, программируемые логические матрицы, перемножители, арифметико-логические устройства.

Для построения цифровых систем, кроме комбинационных узлов, требуются *последовательностные устройства* (автоматы с памятью), значения выходных двоичных переменных Y которых определяются как значениями входных переменных X в течение рассматриваемого такта работы, так и существовавшими переменными в ряде предыдущих тактов. Для этого в последовательностных устройствах, кроме логических, должны быть еще и запоминающие элементы — *элементы памяти* (ЭП) с множеством входов и выходов (рис. 6.3), называемые также цепями обратной связи, в соответствии со стрелками, указывающими прохождение сигналов. При этом память устройства может охватывать не бесконечно большое, а лишь конечное число тактов, формируемых генератором тактовых импульсов (ГТИ) (см. рис. 6.3). Поэтому цифровые устройства с памятью называют *конечными автоматами*, которыми являются все ЭВМ.




Рис. 6.3

Подобно входным переменным X и выходным Y , переменные, сохраняемые в памяти устройства, тоже двоичные и зависят от значений входных переменных в предыдущих тактах.

Обозначим t и $(t + 1)$ два следующих друг за другом такта конечного автомата. Состояние элементов памяти в $(t + 1)$ -й такт определяется множествами как входных X сигналов, так и сигналов q_r на выходах элементов памяти в предыдущий такт t , т. е.

$$z_j^{t+1} = f(x_1 x_2 \dots x_n; q_1 q_2 \dots q_r)^t.$$

Это выражение называют *функцией переходов*.

Выходные же сигналы Y могут формироваться двояко. В *автоматах Мулли* они являются функциями как входных сигналов, так и сигналов элементов памяти в этом же такте, т. е.

$$y_i^{t+1} = f(x_1 x_2 \dots x_n; z_1 z_2 \dots z_j)^{t+1}.$$

Это выражение называют *функцией выхода автомата Мили*.

В *автоматах же Мура* они являются функциями только сигналов элементов памяти в этом же такте, т. е.

$$y_i^{t+1} = f(z_1 z_2 \dots z_j)^{t+1}.$$

Это выражение называют *функцией выхода автомата Мура*. Существуют правила перехода от одного вида автоматов к другому.

Функции переходов z_j и выходов y_i последовательностных устройств представляются в виде таблиц переходов и выходов или объединенными *таблицами состояний*. Как отмечалось, реальные элементы всегда инерционны. Таблицы и алгебраические функции соответствуют статическим режимам. В динамических режимах (в переходной части тактов) связь между переменными может оказаться отличающейся от режима статики, что может привести к *сбоям* (ошибкам), т. е. к появлению ошибочных сигналов на входах памяти, а также к ошибочным состояниям автомата. Это явление называют "*гонками*" в автоматах, и его надо учитывать при синтезе конкретных цифровых блоков и устройств.

Учитывая это явление, во многих автоматах, называемых *синхронными*, элементы памяти управляются внешними тактовыми импульсами ГТИ (см. рис. 6.3), обеспечивающими переход элементов памяти из состояния t в состояние $(t + 1)$ и выдачу сигналов z_j после завершения переходных процессов в момент подачи (или окончания) тактового импульса. В *асинхронных* автоматах изменение входных сигналов сразу влечет за собой соответствующие изменения выходных сигналов.

Простейшими конечными автоматами являются триггеры, они же, в свою очередь, являются элементами памяти более сложных цифровых устройств. Основными типами последовательностных функциональных узлов являются регистры, счетчики и генераторы чисел.

Познакомимся с некоторыми типовыми узлами и блоками комбинационных и последовательностных устройств в интегральном исполнении.

6.2. Дешифраторы и шифраторы

Дешифратор или *декодер* — комбинационная схема с n входами и m выходами ($m > n$), преобразующая двоичный входной n -код (кодированное слово) в унитарный. На одном из m выходов дешифратора появляется логическая единица, а именно на том, номер которого равен поданному на вход двоичному числу. На всех остальных выходах дешифратора выходные сигналы равны нулю. Дешифраторы используют, когда нужно обращаться к различным цифровым устройствам, и при этом номер устройства — его адрес — представлен двоичным кодом.

Условное изображение дешифратора $4 \rightarrow 16$ (читаемого "четыре в шестнадцать") на схемах представлено на рис. 6.4. Дешифратор DC содержит число выходов, равное числу комбинаций входных переменных, например, при $n = 4$, $m = 2^n = 16$, от $y_0 = \bar{a}\bar{b}\bar{c}\bar{d}$ до $y_{15} = abcd$.

Применяются также неполные дешифраторы с меньшим числом выводов (10 или 12 при четырех переменных на входе, тогда ряд комбинаций на входе не используется).

Каждый выход полного дешифратора реализует конъюнкцию входных переменных (код адреса) или их инверсий: при наборе $\bar{a}\bar{b}\bar{c}\bar{d}$ (0000), $y_0 = 1$; при $\bar{a}bcd$ (0111), $y_7 = 1$; при $abcd$ (1111), $y_{15} = 1$ и т. д.

Дешифраторы часто имеют *разрешающий* (управляющий, стробирующий) вход E . При $E = 1$ дешифратор функционирует как обычно, при $E = 0$ на всех выводах устанавливается 0 независимо от поступающего кода адреса. Дешифраторы широко используют во многих устройствах, в том числе в качестве преобразователей двоичного кода в десятичный.

Шифратор (CD) или *кодер* выполняет функцию, обратную дешифратору. Условное изображение шифратора $16 \rightarrow 4$ на схемах показано на рис. 6.5, а. Классический шифратор имеет n входов и m выходов ($m < n$), и при подаче сигнала на один из входов (и не более) на выходе узла появляется двоичный код номера возбуждённого выхода. Число входов и выходов такого шифратора связано соотношением $n = 2^m$.




Рис. 6.4




Рис. 6.5

Области использования шифраторов — отображение в виде двоичного кода номера нажатой кнопки или положения многопозиционного переключателя, а также номера устройства, подавшего сигнал на обслуживание в микропроцессорных системах, входят в состав микросхем контроллеров прерываний, например, КР580ВН59.

Для решения многих конкретных задач необходимо синтезировать преобразователи произвольных кодов. В качестве примера на рис. 6.5, б представлена схема кодового преобразователя, состоящая из пары декодер DC — кодер CD, реализующая логику работы некоторого трёхцветного светофора K, J и Z , управляемого двухразрядным двоичным кодом X , и заданной таблицей 5.8. Число входов дешифратора DC равно двум (x_1 и x_2), число выходов — трём (числу выходов преобразователя) y_0, y_1 и y_2 . Соединения дешифратора и шифратора выполнены в соответствии с ФАЛ (см. таблицу 5.8). Часть выходов декодера и входов кодера не используется.

Эффективно стыкуются друг с другом декодер и кодер, построенные на элементах И-НЕ: первый имеет инверсные выходы, а второй — инверсные входы. Если некоторым входным комбинациям соответствует одна и та же выходная, то соответствующие выходы декодера объединяют на элементе ИЛИ и выход последнего подают на нужный вход кодера.

Проектирование кодовой преобразовательной схемы на паре декодер-кодер оказывается в среднем более выгодным и по числу корпусов, и по быстродействию, чем при проектировании из готовых базовых логических микросхем И-НЕ и ИЛИ-НЕ (см. рис. 5.11). Однако потребляемая мощность в этом случае может оказаться больше, чем у схемы из отдельных элементов. Затраты времени инженера на логическое проектирование по схеме декодер-кодер неизмеримо меньше, чем затраты на проектирование преобразователя из россыпи.

6.3. Мультиплексоры и демультиплексоры

Мультиплексор (MS) — это функциональный узел, осуществляющий подключение (коммутацию) одного из нескольких входов данных к выходу. Номер выбранного входа соответствует коду, поданному на адресные входы мультиплексора. Условное изображение мультиплексора на четыре входа и возможный вариант его структурной схемы показаны на рис. 6.6, а, б.




Рис. 6.6

В положении ключа 00 (код адреса $x_1 = 0$, $x_2 = 0$) $y = a$; в положении 01 ($x_1 = 0$, $x_2 = 1$) $y = b$; в положении 10 ($x_1 = 1$, $x_2 = 0$) $y = c$; в положении 11 ($x_1 = 1$, $x_2 = 1$) $y = d$.

Функционирование мультиплексора описывается выражением

$$y = a\bar{x}_1\bar{x}_2 + b\bar{x}_1x_2 + cx_1\bar{x}_2 + dx_1x_2.$$

Вход E — разрешающий: при $E = 1$ мультиплексор работает как обычно, при $E = 0$ выход узла находится в неактивном состоянии, мультиплексор заперт.

Серийные узлы выпускаются с числом адресных входов $n = 2, 3$ и 4 при возможном числе 2^n коммутируемых входов. При необходимости коммутировать большее количество входов используют несколько мультиплексоров.

Мультиплексоры находят широкое применение в устройствах отображения информации в различных микропроцессорных устройствах управления и ЭВМ.

Демultipлексоры выполняют функцию, обратную мультиплексорам, т. е. производят коммутацию одного входного сигнала на 2^n выходов, где n — число адресных входов x_i . Они осуществляют преобразование информации из последовательной формы (последовательно-параллельной) в параллельную. Демultipлексор имеет один информационный вход D и несколько выходов, причем вход подключается к выходу y_i , имеющему заданный адрес.

В качестве примера на рис. 6.7, а дано условное графическое обозначение демultipлексора (DMS), имеющего четыре выхода, закон функционирования которого задан (см. таблицу 6.1). Пользуясь таблицей 6.1, запишем переключательные функции для выхода устройства:

$$y_0 = D\bar{x}_1\bar{x}_2; y_1 = D\bar{x}_1x_2; y_2 = Dx_1\bar{x}_2; y_3 = Dx_1x_2.$$

Функциональная схема демultipлексора, реализующая эти выражения, приведена на рис. 6.7, б.




Рис. 6.7

Таблица 6.1

D	x_1	x_2	y_3	y_2	y_1	y_0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

Если общее число выходов разрабатываемого устройства превышает имеющиеся в выпускаемых интегральных микросхемах, то используют параллельное подключение нескольких схем. На рис. 6.8, а показано демultipлексорное дерево, построенное на мультиплексорах с четырьмя выходами. Объединяя мультиплексор с демуль-

типлексором, получают комбинационное устройство, в котором по заданным адресам один из входов подключается к одному из выходов (рис. 6.8, б).




Рис. 6.8

6.4. Компаратор

Цифровой компаратор предназначен для определения равенства двоичных чисел. Операция поразрядного сравнения заключается в выработке признака равенства (равнозначности) или неравенства (неравнозначности) двух сравниваемых двоичных чисел. Два числа равны при равенстве цифр в одноименных разрядах: $a_i = b_i$, где a_i — цифра в i -ом разряде одного числа; b_i — цифра в i -ом разряде другого числа. Равенство $a_i = b_i$ имеет место при $a_i = 1, b_i = 1$ или при $a_i = 0, b_i = 0$. Поэтому логическая функция, выражающая это равенство, равна единице, если единице равно произведение этих цифр или произведение их инверсных значений, т. е.

$$y = a_i b_i + \bar{a}_i \bar{b}_i,$$

а логическая функция, описывающая компаратор, имеет вид

$$y = (a_1 b_1 + \bar{a}_1 \bar{b}_1)(a_2 b_2 + \bar{a}_2 \bar{b}_2) \dots (a_n b_n + \bar{a}_n \bar{b}_n).$$

Для построения компаратора только на элементах И-НЕ, запишем её в другой форме, воспользовавшись формулами де Моргана,

$$\bar{y} = (a_1 b_1 \cdot \bar{a}_1 \bar{b}_1)(a_2 b_2 \cdot \bar{a}_2 \bar{b}_2) \dots (a_n b_n \cdot \bar{a}_n \bar{b}_n).$$

Схема, реализующая это выражение, приведена на рис. 6.9.




Рис. 6.9

6.5. Двоичные полусумматоры и сумматоры

Сумматор — это узел, в котором выполняется арифметическая операция суммирования цифровых кодов двух двоичных чисел. Известно, что числа в любой позиционной системе счисления складываются поразрядно. Поэтому для сложения двух чисел нужно иметь типовые узлы, реализующие суммирование цифр одного разряда слагаемых с учетом возможного переноса единицы из соседнего младшего разряда. К таким узлам относят одноразрядные комбинационные полусумматоры и сумматоры.

Полусумматор предназначен для суммирования двух одноразрядных двоичных чисел. Он имеет два входа — a_i и b_i и два выхода — S_i и p_{i+1} , где S_i — выход суммы, а p_{i+1} является выходом переноса (рис. 6.10, а). Логические функции для $S_i = \bar{a}_i b_i + a_i \bar{b}_i$ и $p_{i+1} = a_i b_i$ и функциональную схему (рис. 6.10, б) этого узла легко построить на основе таблицы истинности (таблица 6.2), используя элементы И, ИЛИ и НЕ.

При построении сумматоров на интегральных микросхемах для обеспечения быстродействия и минимального количества однотипных логических элементов необходимо уменьшить число последовательно включенных элементов. Анализ показал, что более экономичной по количеству элементов и быстродействующей является функциональная схема полусумматора, реализующая переключательную функцию:

$$S_i = \overline{a_i b_i + \bar{a}_i \bar{b}_i}; \quad p_{i+1} = a_i b_i.$$




Рис. 6.10

Таблица 6.2

a_i	b_i	p_{i+1}	S_i
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

В универсальных АЛУ, входящих в состав цифровых устройств, одноразрядные сумматоры проектируют из двух полусумматоров, объединенных в один выход S_i . Много-разрядные комбинационные сумматоры последовательного или параллельного действия строятся на основе одноразрядных комбинационных сумматоров, реализующих функции

$$S_i = a_i \bar{b}_i \bar{p}_i + \bar{a}_i b_i \bar{p}_i + \bar{a}_i \bar{b}_i p_i + a_i b_i p_i; p_{i+1} = a_i b_i \bar{p}_i + a_i \bar{b}_i p_i + \bar{a}_i b_i p_i + a_i b_i p_i.$$

По этим функциям строится сумматор на элементах И-НЕ или ИЛИ-НЕ.

Так, в ИМС K155ИМ1 — быстродействующем одноразрядном сумматоре, имеющем по четыре входа $A(a_1 a_2 \bar{a}_3 \bar{a}_4)$ и $B(b_1 b_2 \bar{b}_3 \bar{b}_4)$, обеспечен приём информации a_i и b_i с двух регистров, вход переноса p_i с предыдущего разряда, прямой S_i и инверсный $\bar{S}_i$ выходы суммы и инверсный выход $\bar{p}_{i+1}$ переноса в последующий разряд.

Принципиально возможно построение функциональных схем сумматоров, работающих в любой системе счисления, отличающейся от двоичной.

На практике наибольшее распространение получили двоично-кодированные десятичные сумматоры (рис. 6.11). На входы a_0, a_1, a_2, a_3 подается двоичный код одной из суммируемых десятичных цифр, на входы b_0, b_1, b_2, b_3 — двоичный код второй десятичной цифры, а на вход p_i — значение переноса из соседнего младшего разряда. На выходах S_0, S_1, S_2, S_3 образуется двоичный код десятичной цифры данного разряда суммы, а на выходе p_{i+1} — значение переноса в соседний старший разряд.




Рис. 6.11

Для выполнения действий над десятичными цифрами, представленными тетрадами, наиболее широко используют код с избытком 6. При выполнении логических операций в этот код преобразуются числа, хранящиеся в оператив-

ной памяти в коде 8-4-2-1. Операция вычитания обычно заменяется сложением в дополнительных кодах, т. е. к первоначальной сумме прибавляется код 0110_2 .

6.6. Цифроаналоговые и аналого-цифровые преобразователи

При построении устройств, связывающих цифровое устройство с объектами, использующими информацию в непрерывной форме, требуется преобразование информации из аналоговой формы в цифровую и из цифровой в аналоговую. Устройство, осуществляющее автоматическое преобразование входных значений, представленных числовыми кодами, в эквивалентные им значения какой-нибудь физической величины (напряжения, тока и др.), называют *цифроаналоговым преобразователем* (ЦАП). Устройство, осуществляющее автоматическое преобразование непрерывно изменяющихся во времени аналоговых значений физической величины (напряжения, тока) в эквивалентные значения числовых кодов, называют *аналого-цифровым преобразователем* (АЦП).

6.6.1. Цифроаналоговые преобразователи

Цифроаналоговый преобразователь преобразует входной двоичный код, например, $A_i(a_2a_1a_0)$ в аналоговый. Выходная аналоговая величина, обычно напряжение $u_{\text{вых}}$, иногда нормированное $u_{\text{вых.н}} = u_{\text{вых}}/U_{\text{вых.мах}}$, соответствует кодовой комбинации A_i , поступившей на вход, и воспроизводится для дискретных моментов времени (рис. 6.12, а). Сменяющиеся входные коды обуславливают сменяющееся ступенчатое напряжение на выходе.





Рис. 6.12

Существует два широко распространенных способа цифроаналогового преобразования с использованием:

- резистивной матрицы с весовыми двоично-взвешенными сопротивлениями;
- матрицы с двумя номиналами сопротивлений, которую обычно называют матрицей $R-2R$.

ЦАП с весовыми *двоично-взвешенными сопротивлениями* (рис. 6.12, б) состоит из: n ключей S_i (по одному на каждый разряд), управляемых двоичным кодом A_i ; матрицы двоично-взвешенных резисторов $2^{n-1}R$; источника опорного напряжения u_0 ; выходного операционного усилителя ОУ, с помощью которого суммируются токи, протекающие через двоично-взвешенные резисторы, для получения аналогового выходного напряжения $u_{вых}$.

Каждый i -й разряд управляет ключом S_i , который подключается к источнику опорного напряжения u_0 , когда $a_i = 1$, или к общей шине, когда $a_i = 0$. Сопротивления резисторов $2^{n-1}R$ (n — номер разряда входного кода), соединенных с ключами, таковы, что обеспечивают пропорциональность в них тока двоичному весу соответствующего разряда входного кода. Следовательно, ток на входе ОУ и выходное напряжение ЦАП:

$$i = \frac{a_{n-1}u_0}{R} + \frac{a_{n-2}u_0}{2R} + \dots + \frac{a_1u_0}{2^{n-1}R} + \frac{a_0u_0}{2^n R}; \quad u_{вых} = -R_{oc}i = -u_0 \frac{R_{oc}}{2^n R} \sum_{i=0}^{n-1} a_i 2^i.$$

Напряжение на выходе ЦАП пропорционально "весу" присутствующего на входах кода, т. е. его десятичному эквиваленту, а максимальное значение имеет место, когда все разряды примут значение 1:

$$u_{max} = \left| u_0 \frac{(2^n - 1)R_{oc}}{2^n R} \right|.$$

Номиналы сопротивлений резисторов в младшем и старшем разрядах отличаются в 2^{n-1} раз и должны быть выдержаны с высокой точностью. Например, для 12-разрядного ЦАП использование в старшем разряде резистора с сопротивлением 10 кОм потребует включения в младший разряд преобразователя резистора с сопротивлением порядка 20 МОм. Это создаёт трудности при реализации ЦАП посредством интегральной технологии.

ЦАП с двумя номиналами сопротивлений резисторов (рис. 6.13) исключает эти сложности, благодаря наличию дополнительного резистора R в каждом разряде. Воспользовавшись принципом суперпозиции, проводят анализ работы ЦАП с матрицей $R-2R$, определяя вклад в выходное напряжение от каждого входного источника (разряда) напряжения, и находят суммарное значение напряжения на выходе ЦАП:

$$u_{вых} = -u_0 \frac{R_{oc}}{R} (a_{n-1}2^{-1} + a_{n-2}2^{-2} + \dots + a_12^{-(n-1)} + a_02^{-n}) = -u_0 \frac{R_{oc}}{2^n R} \sum_{i=0}^{n-1} a_i 2^i.$$

Таким образом, выходное напряжение ЦАП пропорционально сумме напряжений со своими весами, обусловленных теми ключами, которые подключены к источнику опорного напряжения u_0 .




Рис. 6.13

Недостатком ЦАП с матрицей $R-2R$ является сильное влияние на точность преобразования нестабильности сопротивлений ключей в замкнутом состоянии, что снижает временную и температурную стабильность характеристик ЦАП. Этот недостаток в значительной степени удаётся устранить в схемах, где разрядные токи формируются с помощью активных элементов (генераторов тока).

До сих пор при описании ЦАП цифровая входная информация представлялась в виде чисел, не имеющих знака. Обычно для представления цифровых кодов, принимающих положительные и отрицательные значения, используют несколько разновидностей кодов [14].

Основными параметрами ИМС ЦАП являются:

- разрешающая способность, определяемая числом разрядов $n = 8 \dots 24$ и максимальным выходным напряжением U_{max} ;
- абсолютная погрешность δ_a (десятичные доли процента), определяемая отклонением значения выходного напряжения (тока) от номинального (расчётного), соответствующего последнему шагу преобразования, и измеряемая в единицах младшего разряда;
- нелинейность, определяемая как наибольшее отклонение выходного сигнала от прямой линии абсолютной точности;
- максимальная частота преобразования f_{max} (десятки и сотни кГц), при которой параметры ЦАП соответствуют заданным значениям.

6.6.2. Аналого-цифровые преобразователи

Как отмечалось, АЦП преобразует аналоговый сигнал в цифровой. Преобразование обеспечивает соответствие дискретного отсчёта напряжения $u_{ex}(t_i)$ значению выходного кода $A_i(a_{n-1}a_{n-2} \dots a_1a_0)$. Количественная связь для любого момента времени определяется соотношением

$$A_i = u_{ex}(t_i) / \Delta u \pm \delta_i,$$

где δ_i — погрешность преобразования на данном шаге.

Основные параметры АЦП (диапазон изменения входного напряжения, разрешающая способность, определяемая разрядностью и максимальным диапазоном входного (аналогового) напряжения, статическая погрешность δ_s , быстродействие и др.) имеют тот же смысл, что и соответствующие параметры ЦАП.

Физический процесс аналого-цифрового преобразования состоит из дискретизации по времени аналогового сигнала, квантования по уровню и кодирования [8]. Процесс дискретизации сигнала выполняется в соответствии с теоремой Котельникова, определяющей необходимый шаг дискретизации $\Delta t \leq 1/2f_m$, где f_m — максимальная частота спектра входного сигнала. Процесс квантования по уровню аналогового сигнала приводит к возникновению ошибки квантования, максимальное значение которой

$\pm 1/2$ единицы младшего разряда. Дисперсия ошибки квантования в предположении равномерного закона её распределения $D = (\Delta u)^2/12$.

На рис. 6.14, а приведена характеристика преобразования в нормированных единицах входного напряжения $u_{вх.н} = u_{вх}/U_{вх.мах}$. Кроме ошибки квантования, при оценке точности преобразования учитывают дополнительные погрешности: *инструментальную* (погрешность смещения нуля, вызывающей смещение пунктирной прямой L влево или вправо от начала координат, см. рис. 6.14, а) и *апертурную*, возникающую из-за несоответствия значения входного сигнала преобразованному цифровому значению A_i . Несоответствие возникает, если входной сигнал в течение интервала дискретизации изменяется более чем на единицу младшего разряда.




Рис. 6.14

В настоящее время наибольшее распространение получили БИС АЦП и ЦАП развешивающего типа, в которых аналоговый сигнал преобразуется в цифровой последовательно, начиная с самого младшего значения до уровня, пока выходное аналоговое напряжение $u_{цап}$ ЦАП не сравняется с входным аналоговым напряжением $u_{вх}(t)$ АЦП, а также БИС АЦП последовательного приближения со счётчиком.

В качестве примера на рис. 6.14, б приведена схема последовательного АЦП с единичным приближением. Импульс напряжения (импульс запуска) подключает счётчик СТ2 к выходу генератора импульсов ГТИ. Так как выходные разряды счетчика соединены с входными разрядами ЦАП, то напряжение на выходе последнего $u_{цап}$ увеличивается по ступенчатому пилообразному закону (см. рис. 6.14, а), причем значение

ступени соответствует единице младшего разряда АЦП. Процесс преобразования заканчивается, когда напряжение $u_{\text{цп}}$ сравняется с входным напряжением $u_{\text{вх}}$. Компаратор, собранный на операционном усилителе ОУ, прекращает подачу импульсов на счётчик и считывает с него выходной код A_i , соответствующий значению входного сигнала в момент окончания преобразования. Так как число разрядов АЦП задано, то время преобразования определяется числом периодов счетных импульсов.

АЦП, так же, как и ЦАП, широко применяют в цифровых измерительных приборах, в системах и устройствах обработки и отображения информации, в автоматических системах контроля и управления, в устройствах ввода-вывода информации ЭВМ и т. д. По структуре построения ИМС АЦП подразделяют на АЦП с применением ЦАП и без них [13]. К БИС АЦП без ЦАП относят АЦП двойного интегрирования и параллельного действия, например, КР572ПВ2, К107ПВ2 и др.

6.7. Триггеры

Как отмечалось, состояние конечного автомата предполагает наличие у него внутренней памяти. Число различных состояний автомата зависит от глубины этой памяти. В качестве элементов памяти могут использоваться стандартные модули ПЗУ или логические схемы с обратными связями, в частности, триггеры.

Триггер — устройство, обладающее двумя устойчивыми состояниями и способное переходить из одного состояния в другое под воздействием внешнего управляющего сигнала, превышающего пороговое значение. При отсутствии внешних воздействий триггер может сколь угодно долго находиться в одном из устойчивых состояний. Триггеры могут выполнять функции реле, переключателей, на их основе строят счетчики, распределители и другие устройства.

Различают триггеры *асинхронные*, которые переключаются в момент подачи входного сигнала, и *синхронные* (тактируемые), которые переключаются только при подаче синхронизирующих импульсов, а момент перехода связан с определенным *уровнем* синхросигнала (*статические* триггеры) или с моментом фронта либо среза синхросигнала (*динамические* триггеры).

6.7.1. Асинхронный RS-триггер

Простейшим триггером является RS-триггер, условное графическое обозначение которого представлено на рис. 6.15, а, а принцип его действия поясняется таблицей истинности (таблица 6.3). Триггер имеет два отдельных входа — R (установки нуля на выходе, $Q = 0$) и S (установки 1 на выходе, $Q = 1$) и два выхода — прямой Q и инверсный $\bar{Q}$. Независимым является один выход Q , так как сигнал $\bar{Q}$ можно получить с помощью внешнего инвертора.




Рис. 6.15

Таблица 6.3

S	R	Q^{t+1}
0	0	Q^t
0	1	1
1	0	0
1	1	-

Рассмотрим таблицу 6.3. До поступления сигнала на S -вход сигнал на выходе триггера обозначен Q^t . При подаче сигнала 1 на S -вход ($S = 1$, команда "включить") триггер переходит в состояние $Q^{t+1} = 1$. При поступлении сигнала 1 на R -вход ($R = 1$, команда "выключить") устанавливается $Q^{t+1} = 0$. При отсутствии новых команд состояние триггера не изменяется: триггер сохраняет информацию о последней из поступивших команд. Естественно, что команда "включить — выключить" ($S = R = 1$) является недопустимой: при таком сочетании входных переменных в RS -триггере возникает неопределенность, и это сочетание не используется.

На основании таблицы 6.3 запишем аналитическое выражение функционирования триггера:

$$Q^{t+1} = S + Q^t \bar{R}.$$

На рис. 6.15, в приведена временная диаграмма, иллюстрирующая его работу. В момент, когда устанавливается $S = 1$, триггер переходит в состояние $Q = 1$. При отсутствии входных сигналов состояние триггера не изменяется, а в момент установления $R = 1$ триггер переключается в состояние $Q = 0$, в котором пребывает до поступления нового единичного сигнала на S -вход.

RS -триггер может быть построен на различных логических элементах. На рис. 6.15, б показана схема реализации RS -триггера на логических элементах И-НЕ, в которой использована обратная связь (ОС) с выходов триггера на входы логических элементов. Именно наличие ОС отличает триггеры от ранее рассмотренных комбинационных устройств: сигнал ОС позволяет в триггере учитывать его предшествующее состояние.

6.7.2. Синхронный RS-триггер

Асинхронный *RS*-триггер можно преобразовать в синхронный, если добавить третий (тактирующий) вход *C* (рис. 6.15, *з*), соединенный, например, с нижними входами двух левых элементов И-НЕ (см. рис. 6.15, *б*).

Вход *C* обеспечивает функционирование *RS*-триггера по закону

$$Q^{n+1} = Q'(\bar{C} + \bar{R}) + CS.$$

Переключение *синхронного RS*-триггера в состояние $Q = 1$ происходит при $S = 1$ или $R = 1$ в момент прихода синхроимпульса *C*. При $C = 0$ информация с *S*- и *R*-входов на триггер не передается.

6.7.3. Т-триггер

Триггер со счетным запуском (*T*-триггер) должен переключаться каждым импульсом, подаваемым на единственный счётный вход *T* (рис. 6.16, *а*).




Рис. 6.16

Он может быть реализован, например, на базе двух синхронных *RS*-триггеров (рис. 6.16, *б*) или на базе *D*-триггера. С появлением фронта тактового импульса триггер T_1 первой ступени переключается в состояние, противоположное состоянию триггера T_2 . Но это не вызывает изменение сигналов на выходах Q и $\bar{Q}$, так как на тактовом входе триггера T_2 за счёт инвертора в данный момент подан логический 0. Только на срезе счетного импульса на входе T_1 переключится триггер T_2 и произойдет изменение сигналов на выходах Q и $\bar{Q}$, а также на *S*- и *R*-входах первой ступени.

6.7.4. D-триггер

Триггер задержки (*D*-триггер) имеет один информационный *D*-вход и тактовый *C*-вход. Условное изображение *D*-триггера приведено на рис. 6.17, *а*. Реализовать его можно на различных логических элементах, в том числе на основе синхронного *RS*-триггера, дополненного инвертором (рис. 6.17, *б*).




Рис. 6.17

Таблица 6.4

C'	D'	Q'	Q^{r+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

Синхронный D -триггер функционирует в соответствии с таблицей 6.4, из которой видно, что при отсутствии синхрои́мпульса ($C = 0$) состояние триггера остается неизменным. При условии же $C = 1$ триггер передает на выход сигнал, поступивший на его вход D в предыдущем такте. Функция переходов описывается следующим выражением:

$$Q^{r+1} = \bar{C}'Q' + C'Q'.$$

На рис. 6.17, в приведены временные диаграммы D -триггера. Выход Q повторяет состояние D -входа с поступлением очередного тактового импульса на вход C с задержкой t_3 относительно сменившегося логического состояния на D -входе.

6.7.5. JK-триггер

JK-триггеры обычно выполняют тактируемыми. Такой *JK*-триггер имеет информационные входы *J* и *K*, которые по своему воздействию на устройство аналогичны входам *S* и *R* тактируемого *RS*-триггера: при $J = 1, K = 0$ триггер по тактовому импульсу *C* устанавливается в состояние $Q = 1$; при $J = 0, K = 1$ — переключается в состояние $Q = 0$, а при $J = K = 0$ — хранит ранее принятую информацию.

В отличие от тактируемого *RS*-триггера одновременное присутствие логических 1 на информационных входах не является для *JK*-триггера запрещенной комбинацией; при $J = K = 1$ триггер работает в счетном режиме, т. е. переключается каждым тактовым импульсом на входе *C*.

На рис. 6.18, *а* изображена одна из функциональных схем *JK*-триггера. Она отличается от схемы *T*-триггера (см. рис. 6.16, *б*) двумя элементами И-НЕ $\mathcal{E}1$ и $\mathcal{E}2$ входной логики первой ступени; для создания входов *J* и *K* они выбраны трехходовыми. Переключающий вход *C* — динамический (рис. 6.18, *б*): переключение *JK*-триггера происходит в момент снижения синхроимпульса с уровня $C = 1$ до уровня $C = 0$, т. е. при срезе.

При $J = K = 0$ на выходе элементов $\mathcal{E}1$ и $\mathcal{E}2$ устанавливаются логические 1, которые для триггеров с инверсными входами являются пассивными сигналами: триггер T_1 и, следовательно, *JK*-триггер в целом сохраняют прежнее состояние (см. рис. 6.18, *а*). Логическая 1 на одном из входов элемента И-НЕ не определяет 1 на его выходе, и сочетание $J = K = 1$ никак не влияет на входную логику первой ступени, поэтому схемы *T*- и *JK*-триггеров (см. рис. 6.16, *б* и 6.18, *а*) принципиально не отличаются: оба работают в счетном режиме. Только при наличии сигналов $J = 1, C = 1$ и $\bar{Q} = 1$ на входе элемента $\mathcal{E}1$ триггер T_1 переключится в состояние $P = 1$. Аналогично логический 0 будет на выходе элемента $\mathcal{E}2$, когда $K = 1, C = 1$ и $Q = 1$.

Таким образом, комбинация $J = 1, K = 0$ обуславливает по тактовому импульсу $C = 1$ переключение *JK*-триггера в целом в состояние $Q = 1$, а комбинация $J = 0, K = 1$ — в состояние $Q = 0$.

Из таблицы 6.5 переключающей функции *JK*-триггера

$$Q^{n+1} = \bar{K}'Q' + J'Q'$$

видно, что состояние триггера определяется не только уровнями сигналов на информационных входах *J* и *K*, но и состоянием Q' , в котором ранее находился *JK*-триггер. Так, при $J = K = 0$ триггер сохраняет предыдущее состояние ($Q^{n+1} = Q'$); комбинация $J = 1, K = 1$ приводит к тому, что тактовым импульсом триггер переключается в состояние, противоположное предыдущему: $Q^{n+1} = \bar{Q}'$. Сочетания $J = 1, K = 0$ и $J = 0, K = 1$ дают разрешение триггеру переключиться соответственно в состояния $Q = 1$ и $Q = 0$.

На базе синхронного *JK*-триггера (рис. 6.18, *б*) можно реализовать синхронный (рис. 6.18, *в*) и асинхронный (рис. 6.18, *з*) *T*-триггеры, *D*-триггер (рис. 6.18, *д*) и синхронный *RS*-триггер (рис. 6.18, *е*).




Рис. 6.18

Таблица 6.5

J'	K'	Q'	Q'^{+1}
0	0	0	0
1	0	0	1
0	1	0	0
1	1	0	1
0	0	1	1
1	0	1	1
0	1	1	0
1	1	1	0

При проектировании сложных логических схем необходимы триггеры различных типов. Поэтому выгоднее изготовить универсальный тип триггера, который можно использовать в разных режимах работы и модификациях. В интегральной схемотехнике наибольшее распространение получили синхронные *D*- и *JK*-триггеры.

6.8. Счётчики

6.8.1. Классификация счётчиков

Счётчик предназначен для счёта поступающих на его вход импульсов, в интервале между которыми он должен хранить информацию об их количестве. Поэтому счётчик состоит из запоминающих ячеек — триггеров обычно *D*- или *JK*-типа. Между

собой ячейки счётчика соединяют таким образом, чтобы каждому числу импульсов соответствовали состояния 1 или 0 определенных ячеек. При этом совокупность единиц и нулей на выходах n ячеек, называемых *разрядами* счетчика, представляет собой n -разрядное двоичное число, которое однозначно определяет количество прошедших через входы импульсов.

Каждый разряд счётчика может находиться в двух состояниях. Число устойчивых состояний, которое может принимать данный счётчик, называют *коэффициентом пересчёта* $K_{сч}$.

Если с каждым входным импульсом "записанное" в счётчике число увеличивается, то такой счётчик является *суммирующим*, если же оно уменьшается, то — *вычитающим*. Счётчик, работающий как на сложение, так и на вычитание, называют *реверсивным*.

Счётчики, у которых под воздействием входного импульса переключение соответствующих разрядов происходит последовательно друг за другом, называют *асинхронными*, а когда переключение происходит одновременно — *синхронными*. Максимальное число N , которое может быть записано в счётчике, равно $(2^n - 1)$, где n — число разрядов счётчика.

По способу кодирования последовательных состояний различают *двоичные счётчики* с коэффициентами пересчёта (обнуления) $K_{сч} = 2^n$, у которых порядок смены состояний триггеров соответствует последовательности двоичных чисел, и *недвоичные*, у которых $K_{сч} < 2^n$ (например, десятичные с коэффициентом $K_{сч} = 10$ или делители частоты с коэффициентом деления $K_{сч} \neq 2^n$).

Счётчики входят в состав разнообразных цифровых устройств: электронных часов, делителей частоты, распределителей импульсов, вычислительных и управляющих устройств. Выпускаемые промышленностью интегральные счётчики представляют собой схемы средней интеграции (например, микросхемы серий К155, К176 и др.); среди них многоразрядные бинарные счётчики на сложение и реверсивные счётчики с установочными входами R и S для всех разрядов, с постоянными и произвольными коэффициентами пересчёта.

6.8.2. Счётчик с непосредственными связями

Условное изображение трехразрядного счётчика на сложение показано на рис. 6.19, а, на котором символом R обозначен вход общего сброса, символами Q_1 , Q_2 и Q_3 — выходы счетчика, CR — выход переноса. Суммирующий вход счётчика обозначается +1, вычитающий -1. Это счетные входы. У асинхронных счётчиков эти входы помечены специальными символами $\triangleright$ или $\triangleleft$, указывающими полярность перепада входного сигнала: 1/0 или 0/1, при которой происходит переключение триггеров счётчика.

Для переключения триггеров в счётчиках используют следующие связи: непосредственную, тракт последовательного переноса, тракт параллельного переноса. Схема счётчика с непосредственными связями показана на рис. 6.19, б. Первый триггер счётчика T_1 образует младший разряд. Он пересчитывает входные импульсы по модулю 2,

а состояние его выхода воспринимается следующим T_2 триггером как входные сигналы, и снова пересчитываются на 2 и т. д.

Полное представление о состояниях счётчика (рис. 6.19, б), в зависимости от числа поданных на вход импульсов, даёт переключательная таблица (таблица 6.6) и временные диаграммы (рис. 6.19, в), где изображены последовательность входных импульсов (на входе +1), а также состояния триггеров — первого (Q_1), второго (Q_2) и третьего (Q_3). Фронты импульсов на диаграммах показаны идеальными: потенциал, соответствующий логическому 0, считается равным нулю, переключающие перепады для наглядности помечены крестиками.




Рис. 6.19

Таблица 6.6

Номер входного импульса	Q_3	Q_2	Q_1	CR
0	0	0	0	
1	0	0	1	
2	0	1	0	
3	0	1	1	
4	1	0	0	
5	1	0	1	
6	1	1	0	
7	1	1	1	
1				
0	0	0	0	

Рассмотрим воздействие на счётчик, к примеру, шестого (обозначенного на диаграмме цифрой 5) импульса. По его спаду триггер T_1 устанавливается в 0, перепад 1/0 на его выходе Q_1 переключает в 1 триггер T_2 , а триггер T_3 остается в прежнем (единичном) состоянии, так как перепад 0/1 на выходе Q_2 не является для него переключющим.

Из диаграммы видно, что частота импульсов на выходе каждого триггера вдвое меньше частоты импульсов на его входе. В момент, предшествующий переключению очередного разряда, все предыдущие разряды счётчика находятся в состоянии 1. Восьмой импульс для трехразрядного счётчика (см. таблицу 6.6) является импульсом переполнения: им все триггеры устанавливаются в 0 (счётчик "обнуляется").

Если в счётчике используются триггеры, переключающиеся перепадом 0/1, то вход последующего триггера нужно соединить с инверсным выходом предыдущего, на котором формируется этот перепад, когда по основному выходу триггер переключается из 1 в 0.

Схема *вычитающего* счётчика приведена на рис. 6.20, в которой по входам S в разряды счётчика заносят двоичное число, из которого нужно вычесть число, представляемое количеством входных импульсов. Пусть, например, в счётчик (рис. 6.20) занесено число $S_{10} = 101_2$. Первым входным импульсом триггер T_1 переключится из 1 в 0 (по основному выходу); при этом на инверсном выходе $\bar{Q}_1$ возникает перепад 0/1, которым триггер T_2 переключиться не может; в счётчике останется число $100_2 = 4_{10}$. Второй входной импульс устанавливает триггер T_1 в состояние 1, на выходе $\bar{Q}_1$ появляется перепад 1/0, который переключает T_2 в состояние 1, а формирующийся при этом на $\bar{Q}_2$ перепад 1/0 переключает T_3 в состояние 0. В счётчике остается число $011_2 = 3_{10}$. Аналогично можно рассмотреть действие последующих входных импульсов.




Рис. 6.20

В счётчике с непосредственной связью переключение триггеров, вызванное срезов входного сигнала, происходит один за другим, *последовательно*, и задержка распространения n -разрядного счётчика, оцениваемая задержкой самого худшего случая — сменой всех 1 на все 0, — в n раз больше задержки одного T -триггера. Если разрядов много, то большая задержка может оказаться серьёзным недостатком такого счётчика. Из-за невозможности выполнить смену состояния всего счётчика в единый момент времени, счётчики с непосредственной связью бывают только *асинхронными*, т. е. сигналом, переключающим их, является сам входной сигнал.

6.8.3. Суммирующий синхронный счётчик

В *синхронном* счётчике переключающиеся разряды переходят в новое состояние одновременно (синхронно). Для того чтобы на входы всех разрядов каждый счётный импульс поступал одновременно, а переключение разрядов происходило в нужной последовательности, в схему добавляют логические цепи, которые обеспечивают переключение одних разрядов, а другие удерживают от переключения.

В схеме (рис. 6.21) четырехразрядного синхронного счётчика на JK -триггерах на тактовые входы C всех триггеров счётные импульсы поступают одновременно с входа T . Информационные входы J и K каждого триггера объединены. Триггер T_1 переключается каждым счётным импульсом, так как на его входы J и K постоянно подаётся 1. Остальные триггеры переключаются счётными импульсами при следующих условиях:

T_2 - при $Q_1 = 1$; T_3 - при $Q_1 = 1$ и $Q_2 = 1$; T_4 - при $Q_1 = 1$, $Q_2 = 1$ и $Q_3 = 1$.




Рис. 6.21

Чтобы обеспечить указанные условия переключения триггеров, в схему (рис. 6.21) включены конъюнкторы I_1 , I_2 и I_3 . На информационный вход каждого из триггеров T_2 , T_3 и T_4 подаётся конъюнкция сигналов с основных выходов предыдущих триггеров. Разрешающая переключение единица поступит на вход соответствующего триггера, если все предыдущие триггеры находятся в состоянии 1, и по счётному сигналу он переключается.

6.8.4. Реверсивный синхронный счётчик

Реверсивный счётчик, фрагмент которого изображен на рис. 6.22, работает как на сложение, так и на вычитание. Для перехода от сложения к вычитанию и обратно изменяют подключение входа последующего триггера к выходам предыдущего.




Рис. 6.22

На объединённые входы J и K каждого триггера подаётся через дизъюнкторы конъюнкция сигналов с выходов предыдущих триггеров; основные выходы предыдущих триггеров присоединяются через конъюнкторы верхнего ряда (при сложении), а ин-

версные выводы — через конъюнкторы нижнего ряда (при вычитании). При сложении подают 1 на шину сложения, которой вводятся в действие конъюнкторы верхнего ряда; при этом на шине вычитания присутствует 0, вследствие чего конъюнкторы нижнего ряда выключены. Вычитание осуществляется при подаче 1 на шину вычитания и 0 на шину сложения. Счетные импульсы поступают на вход T .

Как отмечалось в п. 6.7.2, каждый триггер переключается по тактовому входу C при $J = K = 1$, что имеет место, когда на выходах всех предыдущих триггеров (на основных — при сложении, на инверсных — при вычитании) будут единицы. Функционирование счетчика при сложении и вычитании описано в пп. 6.7.2 и 6.7.3.

6.8.5. Десятичный счётчик

Среди не двоичных счётчиков, у которых коэффициент пересчёта $K_{сч} < 2^n$, наибольшее распространение имеют десятичные счётчики, у которых $K_{сч} = 10$. При проектировании не двоичного счётчика вначале определяют количество его разрядов n так, чтобы 2^n было большим ближайшим к $K_{сч}$ числом. Затем тем или иным способом (например, принудительной установкой некоторых разрядов счётчика в 1) исключают избыточные состояния счётчика, число которых равно $2^n - K_{сч}$.

Так, для получения $K_{сч} = 10$ декадный счётчик должен содержать четыре триггера, а избыточные состояния $2^n - K_{сч} = 16 - 10 = 6$ исключают тем или иным способом. При проектировании десятичного счётчика чаще используют двоично-десятичное кодирование чисел. В этой системе, например, число 375 записывается как 0011 0111 0101, где сохранены позиции десятичных разрядов: $0011_2 = 3_{10}$, $0111_2 = 7_{10}$, $0101_2 = 5_{10}$.

В связи с этим десятичный счётчик должен состоять из последовательно соединённых декад, информация о каждом из девяти импульсов накапливается в декаде, а десятым импульсом она обнуляется, и единица переносится в следующую декаду. Каждая декада работает в натуральном двоичном коде, с весами двоичных разрядов, начиная со старшего, соответственно равными 8, 4, 2, 1, т. е. декада работает в коде 8-4-2-1. Если к выводам декад подключить индикаторы, то они будут показывать записанные числа в декадах в привычном десятичном коде. Десятичные счётчики выполняются и с другими весами разрядов, например, в коде 4-2-2-1.

На рис. 6.23 изображена функциональная схема десятичного счётчика с параллельным переносом на JK -триггерах с встроенными логическими элементами, реализующая переключаемые функции:

$$J_1 = 1; J_2 = Q_1 \bar{Q}_4; J_3 = Q_1 \bar{Q}_2; J_4 = Q_1 Q_2 Q_3;$$

$$K_1 = 1; K_2 = Q_1; K_3 = Q_1 Q_2; K_4 = Q_1.$$

Рассмотрим работу схемы. Пусть по тактовому входу T на триггер T_1 поступило семь импульсов и показание счётчика 0111. При этом на входах K триггеров T_1 , T_2 и T_3 будут логические единицы. Восьмой импульс вызовет переключение всех триггеров

счетчика, т. е. в нём будет записан код 1000. Девятый импульс вызовет переключение только первого триггера, так как остальные триггеры заблокированы по входу J уровнями логического нуля с триггеров T_1 , T_2 и T_3 соответственно. Показание счётчика будет 1001. Десятый входной импульс вызовет переключение триггеров T_1 и T_4 , так как триггеры T_2 и T_3 заблокированы по входу J уровнями 0 с выходов соответствующих триггеров. Счетчик зафиксирует двоичный код 0000, т. е. установится в исходное состояние.




Рис. 6.23

Уменьшение числа устойчивых состояний в счётчике прямого счёта достигнуто за счёт введения обратных связей, посредством которых сигнал с какого-либо старшего разряда поступает в младшие, обеспечивая при этом изменение естественной последовательности двоичных чисел при подсчёте входных импульсов. Этим способом можно строить счётчики с заданным коэффициентом пересчёта.

6.9. Регистры и регистровая память

Регистры предназначены для хранения информации, которая поступает и хранится в регистре в виде n -разрядных двоичных чисел. Основу регистра составляют запоминающие устройства — триггеры. Кроме хранения, регистр может осуществлять *сдвиг* принятого кодового числа, *преобразование* двоичного кода из прямого в обратный (когда единицы заменяются нулями, а нули — единицами), и наоборот, логические *сложение* и *умножение*.

В зависимости от способа ввода и вывода разрядов числа различают регистры параллельные, последовательные и параллельно-последовательные. В *параллельном* регистре ввод и вывод всех разрядов кодового числа осуществляется одновременно, в *последовательном* разряды числа вводятся и выводятся последовательно, а в *параллельно-последовательном* регистре ввод числа производится в параллельной форме, а вывод — в последовательной, и наоборот.

Регистр, в котором можно осуществить сдвиг числа, называют *сдвигающим* (сдвиговым), причем сдвиг может быть или в одну сторону (в сторону младшего разряда — *правый сдвиг*, или в сторону старшего разряда — *левый сдвиг*), или в обе стороны (*реверсивный сдвигающий* регистр). В этом смысле последовательный и параллельно-последовательный регистры относят к сдвиговым.

Отечественная промышленность выпускает многие типы регистров в виде микросхем. В качестве примера на рис. 6.24 приведено изображение четырехразрядного регистра (микросхема серии К155). При $V_2 = 0$ разряды числа вводят последовательно в регистр через вход V_1 ; синхроимпульсы, поступающие на вход C_1 , обеспечивают сдвиг вправо разрядов числа; регистр работает как сдвигающий.

Если выходы последнего триггера сдвигающего регистра соединить с входами первого, то получится *кольцевой* регистр сдвига, называемый *кольцевым счётчиком*. Его коэффициент пересчета равен числу разрядов n : единица, записанная в один из разрядов, периодически появляется на выходе счётчика после того, как пройдут n сдвигающих синхроимпульсов.

В микросхеме (см. рис. 6.24) предусмотрен также параллельный ввод всех разрядов числа по синхроимпульсу на входе C_2 с входов $D_1 \dots D_4$ при $V_2 = 1$. В данном случае регистр работает как параллельный.

Синтез параллельного регистра сводят к выбору типа триггеров и логических элементов И, НЕ, ИЛИ для реализации заданных операций. Рассмотрим работу параллельного регистра на RS -триггерах (рис. 6.25). Ввод (запись) числа осуществляется в два такта. Во избежание ошибочной записи числа $x_1 x_2 \dots x_n$, в первом такте все триггеры регистра обнуляются. Для этого на шину "0" подаётся логическая 1. Во втором такте по сигналу 1 на шине "И" ("Приём") через конъюнкторы одновременно записывается в соответствующие разряды регистра двоичное число $x_1 x_2 \dots x_n$. Вывод числа $y_1 y_2 \dots y_n$ в прямом коде происходит по сигналу 1 на шине " $B_{пр}$ ", а в обратном — по сигналу 1 на шине " $B_{обр}$ ".




Рис. 6.25

Объединив в одной микросхеме несколько регистров и добавив на входе дешифратор DCW , а на выходе мультиплексор MS , получают *регистровую (сверхоперативную) память* (рис. 6.26). Входы D_i четырёх или восьми регистров, как правило, 4-разрядных, подключают к общей входной шине данных DIN . Вход загрузки требуемого регистра выбирается дешифратором записи DCW на основании поступающего на его вход адреса записи WA , т. е. кода номера загружаемого регистра. *Запись* данных, присутствующих на шине DIN , происходит в момент поступления сигнала разрешения записи WE .




Рис. 6.24




Рис. 6.26

Выходы регистров мультиплексором MS подключаются к выходной шине *DOUT*. Номер регистра, с которого происходит чтение, определяется посредством кода адреса чтения *RA*. Разрешение выдачи данных в шину *DOUT* происходит по сигналу *RE*. Поскольку дешифрация адреса записи и адреса чтения производится двумя независимыми узлами, имеющими автономные адресные входы *WA* и *RA*, в регистровую память можно одновременно записывать бинарное число в один из регистров и считывать число из другого. Описанная структура использована в кристалле отечественных микросхем К155РП1, ИР11 и ИР12 серий К561 и К564.

Микросхемы регистровой памяти легко наращиваются по разрядности и допускают наращивание по числу регистров. Они разработаны для построения блоков *регистров общего назначения* (РОН), предназначенных для временного хранения исходных данных и промежуточных результатов в микропроцессорах.

6.10. Арифметико-логические устройства

6.10.1. Классификация и обобщенная структура АЛУ

Арифметико-логическое устройство (АЛУ) — часть центрального процессора, которая в общем случае формирует функции двух входных переменных и порождает одну выходную переменную. Эти функции обычно состоят из простых арифметических операций, простых логических операций и операций сдвига.

Вне зависимости от того, насколько широк круг операций, реализуемых современными АЛУ, главными среди них остаются операции арифметического сложения и умножения, продолжительность выполнения которых указывается в качестве основных характеристик вычислительного устройства. Простейшие операции: арифметическое сложение (вычитание), логическое умножение, логическое сложение, сумма по модулю два, инверсия, сдвиг влево, сдвиг вправо, инкремент (положительное приращение), декремент (отрицательное приращение) выполняются в АЛУ с помощью только аппаратных средств (схем на логических элементах). Операция умножения (деления), как правило, выполняется программным способом (с применением последовательного

исполнения нескольких операций сложения и сдвига, выполненных аппаратным способом).

АЛУ классифицируют по различным признакам. По способу действия над операндами АЛУ подразделяют на *параллельного* и *последовательного* действия. По способу представления чисел различают АЛУ для чисел с *фиксированной* и *плавающей запятой* (точкой), для *десятичных* чисел. По способу организации работы АЛУ делят на *синхронные* и *асинхронные*, а по характеру используемых элементов и узлов — на *универсальные*, в которых операции для всех форм представления чисел выполняются одними и теми же схемами, и *функциональные*, в которых операции над операндами с фиксированной и плавающей запятой, с десятичными переменными и логическими переменными осуществляются в отдельных операционных блоках.

По связи с оперативной памятью (ОЗУ) вычислительного устройства различают АЛУ с непосредственной и магистральной связями. В АЛУ с *непосредственной связью* схемы управления передачей информации соединены непосредственно с выходами регистров, а в АЛУ с *магистральной связью* схемы для преобразования информации выделены в отдельные блоки с двумя шинами (входной и выходной), а регистры служат лишь для хранения операндов во время их обработки. АЛУ с магистральной связью используется в процессорах с микропрограммным управлением.

Обобщенная структурная схема АЛУ (рис. 6.27) включает в себя следующие блоки:

- блок регистров *БРег*, предназначенный для приёма и размещения операндов и результата операции;
- блок арифметико-логических операций *БАЛО*, в котором осуществляется преобразование операндов согласно коду операции (*КОП*) в реализуемой команде;
- блок контроля *БКонтр*, обеспечивающий непрерывный оперативный контроль и диагностику ошибок;
- блок управления *БУ*, в котором формируются импульсы синхронизации *ИС*, координирующие взаимодействие всех блоков АЛУ между собой и с другими блоками процессора.




Рис. 6.27

Устройство работает в соответствии с сообщаемыми ему кодами операций, которые нужно выполнить над переменными, помещаемыми в регистры. На разных этапах выполнения команды операции производится анализ преобразований информации,

и на основании сигналов признаков *ПР* блок *БУ* формирует и выдаёт осведомительный сигнал *ОС*, характеризующий некоторое состояние процессора. В асинхронных АЛУ выполнение операции производится по сигналу *НО* (начало операции), а переход к выполнению очередной команды — по сигналу *КО* (конец операции).

6.10.2. Универсальное АЛУ в интегральном исполнении

Универсальное АЛУ состоит из набора узлов, реализующих арифметические и арифметико-логические операции. Такие интегральные микросхемы имеются в выпускаемых отечественной промышленностью комплектах ТТЛ-элементов (К155ИП), ТТЛШ-элементов (К531ИПЗП), элементов типа ЭСЛ (530ИП181) и КМДП-элементов (564ИПЗ).

Как отмечалось, АЛУ состоит из регистров, сумматора с соответствующими логическими схемами и элемента управления выполняемым процессом. В основе построения схем АЛУ положены одноразрядные комбинационные сумматоры, образующие при определённой коммутации 4-разрядный сумматор с параллельным переносом.

Каждая схема АЛУ обеспечивает выполнение над 4-разрядными словами *A* и *B* шестнадцати поразрядных логических и арифметико-логических операций (таблица 6.7). Условное графическое обозначение 4-разрядного АЛУ приведено на рис. 6.28. Коммутация АЛУ на выполнение той или иной из 16 операций в заданном режиме производится управляющими сигналами $V_3V_2V_1V_0$ и сигналом *M*. При *M* = 0 АЛУ выполняет арифметические операции, а при *M* = 1 — логические. Комбинация входных сигналов $V_3V_2V_1V_0$ определяет одну из 16 выполняемых функций.

При подаче на информационные входы $A_3A_2A_1A_0$ и $B_3B_2B_1B_0$ 4-разрядных двоичных чисел $a_3a_2a_1a_0$ и $b_3b_2b_1b_0$ результат суммирования $z_3z_2z_1z_0$ фиксируется на выходах $F_3F_2F_1F_0$, а результат сравнения — на выходе *K*.

В каждом из четырёх разрядов АЛУ значения z_i ($i = 0, 1, 2, 3$) формируются схемами, реализующими переключательную функцию

$$z_i = s_i^* \bar{p}_i \vee \bar{s}_i^* p_i,$$

где $s_i^* = \bar{T}_i^* \bar{G}_i^* \vee \bar{T}_i^* G_i^*$; $\bar{T}_i^* = a_i \vee bV_0 \vee \bar{b}V_1$; $\bar{G}_i^* = a_i \bar{b}V_2 \vee a_i b_i V_3$.

Сигналы переноса внутри АЛУ из младшего разряда в старший формируются схемой параллельного переноса под управлением сигнала *M*:

$$p_{ex}^l = p_{ex} \vee M; \quad p_0 = G_0 \vee T_0 p_{ex} \vee M; \quad p_1 = G_1 \vee T_1 G_0 \vee T_1 T_0 p_{ex} \vee M;$$

$$p_2 = G_2 \vee T_2 G_1 \vee T_2 T_1 G_0 \vee T_2 T_1 T_0 p_{ex} \vee M,$$




Рис. 6.28

а сигнал переноса из старшего разряда p_3 формируется схемой, реализующей выражение

$$\bar{p}_3 = \bar{G} \vee \bar{p}_{ex} R_i,$$

где $G = \bar{T}_3 \vee \bar{T}_2 \bar{G}_3 \vee \bar{T}_1 \bar{G}_2 \bar{G}_3 \vee \bar{T}_0 \bar{G}_1 \bar{G}_2 \bar{G}_3$ – функция генерации переноса из АЛУ; $R = \bar{G}_0 \bar{G}_1 \bar{G}_2 \bar{G}_3$ – функция распространения переноса через 4-разрядную группу сумматора АЛУ.

Т а б л и ц а 6.7

Выбор функции $V_3 V_2 V_1 V_0$	Положительная логика		
	$M = 1,$ логические операции	$M = 0,$ арифметико-логические операции	
		$\bar{F}_{ex} = 1$	$\bar{F}_{ex} = 0$
0 0 0 0	$\bar{A}$	A	$A + 1$
0 0 0 1	$\overline{A \vee B}$	$A \vee B$	$A \vee B + 1$
0 0 1 0	$\bar{A} B$	$A \vee \bar{B}$	$A \vee \bar{B} + 1$
0 0 1 1	0	Минус 1 (дополнение до 2)	0
0 1 0 0	$\bar{A} B$	$A + \bar{A} B$	$A + \bar{A} B + 1$
0 1 0 1	$\bar{B}$	$A B + \bar{A} B$	$A B + \bar{A} B + 1$
0 1 1 0	$A \oplus B$	$A - B - 1$	$A - B$
0 1 1 1	$\bar{A} B$	$\bar{A} B - 1$	$\bar{A} B$
1 0 0 0	$\bar{A} \vee B$	$A + \bar{A} B$	$A + \bar{A} B + 1$
1 0 0 1	$\bar{A} \oplus B$	$A + B$	$A + B + 1$
1 0 1 0	B	$A \vee \bar{B} + \bar{A} B$	$A \vee \bar{B} + \bar{A} B + 1$
1 0 1 1	$\bar{A} B$	$\bar{A} B - 1$	$\bar{A} B$
1 1 0 0	1	$A + A^*$	$A + A + 1$
1 1 0 1	$A \vee \bar{B}$	$A \vee B + 1$	$A \vee B + A + 1$
1 1 1 0	$A \vee B$	$A \vee \bar{B} + A$	$A \vee \bar{B} + A + 1$
1 1 1 1	A	$A - 1$	A

* сдвиг на один разряд влево; $\vee$ – логическое сложение; $+$ – арифметическое сложение

Пользуясь приведенными выражениями, можно проанализировать процессы выполнения всех операций, перечисленных в таблице 6.7. Например, при $M = 1$ и $V_3 V_2 V_1 V_0 = 0000$ имеем $\bar{T}_i^* = a_i$, $\bar{G}_i^* = 0$, $\bar{S}_i^* = a_i$ и $z_i = a_i$, т. е. схема АЛУ выполняет операцию отрицания числа $A = a_3 a_2 a_1 a_0$; при $M = 0$ и $V_3 V_2 V_1 V_0 = 1001$ – арифметическое сложение $A + B$, при $V_3 V_2 V_1 V_0 = 0110$ – вычитание $A - B$, а при $V_3 V_2 V_1 V_0 = 1100$ – сдвиг влево на один разряд и $\bar{p}_{ex} = 0$.

Результат сравнения двух 4-разрядных чисел A и B на выходе K (см. рис. 6.28) формируется схемой АЛУ в соответствии с выражением

$$K = z_0 \vee z_1 \vee z_2 \vee z_3.$$

Для организации параллельного переноса данных между каскадами АЛУ предусмотрены выходы: G — выход генерации переноса; R — выход распространения переноса и p — выход переноса со старшего разряда АЛУ.

6.11. Запоминающие устройства

6.11.1. Классификация запоминающих устройств

Запоминающим устройством (ЗУ) называют отдельное устройство вычислительного комплекса или процессора, реализующее функцию памяти. Оно служит для записи, хранения и выдачи цифровой информации в процессе её обработки.

Классифицируют запоминающие устройства по многим признакам. По принципу действия различают *полупроводниковые, магнитные и оптические* ЗУ. По функциональному назначению ЗУ разделяют на две группы:

- *оперативные* ЗУ (ОЗУ или RAM), предназначенные для произвольной выборки и обновления информации в высоком темпе работы процессора цифровой системы. По способу хранения информации различают *статические* ОЗУ (СОЗУ) с неизменяемым состоянием элементов памяти при хранении информации и *динамические* ОЗУ (ДОЗУ), в которых элементы памяти (полупроводниковые ёмкостные элементы) требуют периодического обновления для восстановления необходимого уровня сигналов. В отдельную группу выделяют *регистровую* (сверхоперативную ОЗУ с 8...16 регистрами) память, встраиваемую в микропроцессор;
- *постоянные* ЗУ (ПЗУ или ROM), предназначенные только для хранения и чтения хранящейся в них информации. К ПЗУ относят полупроводниковые ЗУ, магнитные диски, накопители на магнитных лентах. По способу занесения информации (программирования) полупроводниковых ПЗУ различают *масочные* ПЗУ, программируемые изготовителем в процессе производства, *программируемые* (ППЗУ), в которых пользователь может посредством программатора один раз, как в микросхеме K155PE3, разрушить перемычки, исходя из собственной программы или кода, и *репрограммируемые* ЗУ (РПЗУ), допускающие многократное перепрограммирование, как в микросхеме K573PPФ (стирание осуществляется ультрафиолетовым облучением кристалла) или KP557PP (стирание — под воздействием электрического сигнала). Сюда же относят *Flash-память* (например, микросхемы 28F0165S и 28F032SA ёмкостью 4...32 Мбит при временах доступа 70...150 нс фирмы Intel), обладающую свойством быстрого стирания массивов данных со всего кристалла одним сигналом.

По способу доступа к информации устройства памяти разделяют на адресные ЗУ, ЗУ с последовательным доступом и ассоциативные. В *адресных* ЗУ доступ к ячейке

памяти обеспечивается с помощью адресного кода (т. е. доступ по коду номера ячейки), в ЗУ с *последовательным доступом* осуществляется последовательный просмотр всех ячеек памяти, располагающихся в последовательном порядке (образуя очередь), до тех пор, пока не произойдет обращение к заданной ячейке, а в *ассоциативных* ЗУ поиск и извлечение информации производятся по некоторому признаку самой информации, содержащемуся в хранимом слове, т. е. по содержанию (например, по выделенному тэгу (полю) слов).

Основная область применения ассоциативного доступа к данным — сверхоперативная *кэш-память*, построенная на основе быстродействующих ЗУ и предназначенная для ускорения доступа к данным и часто используемым подпрограммам с целью повышения скорости выполнения основной программы.

Основными показателями ЗУ являются объем памяти (в кило-, мега- или гигабайтах), *быстродействие* (производительность) — время цикла записи или считывания информации, *временные соотношения* между различными сигналами и *свойство энергонезависимости*, т. е. способность ЗУ сохранять/не сохранять данные при аварийном отключении напряжения питания.

6.11.2. Схемы элементов памяти

Структурно-функциональная организация ОЗУ и ПЗУ зависит от способа доступа (одномерной или двумерной адресации) к нужному элементу или нужной ячейке памяти. Каждое ЗУ характеризуется набором адресов и содержимым ячеек. Число адресов должно быть равно числу ячеек памяти. Обратившись к ЗУ по тому или иному адресу, определяют содержимое соответствующей ячейки, которая может содержать либо единственный бит (0 или 1), либо несколько битов информации.

Рассмотрим организацию схемы памяти простейшего микропроцессорного устройства и типовых элементов (ячеек) полупроводниковой памяти.

Разводка контактов типичной микросхемы ПЗУ показана на рис. 6.29. Десять линий адреса $A_9 \dots A_0$ обеспечивают адресацию $2^{10} = 1024 = 1$ кбит ячеек памяти, а восемь линий $D_7 \dots D_0$ данных показывают, что в каждой ячейке памяти хранятся 8 бит информации. Для этой микросхемы организацию памяти записывают как 1024×8 . Байт считывается с микросхемы, когда сигнал считывания с кристалла $\overline{CS} = 0$ (черта над буквами CS означает инверсную логику, т. е. сигнал действует, когда он имеет значение логического нуля).




Рис. 6.29

На рис. 6.30 изображена схема памяти простейшего микропроцессорного устройства. Разводка контактов ОЗУ (RAM) аналогична ПЗУ, но в ней добавлен контакт считывания/записи $R/\overline{W}$ для *шины управления* микропроцессора (МП). Сигнал $R/\overline{W}$ управляет направлением передачи байтов: при $R/\overline{W} = 1$ ЗУ работает в режиме записи

в ячейки памяти слов данных $D_7 \dots D_0$, при $R/\overline{W} = 0$ ЗУ работает в режиме чтения содержимого ячеек.




Рис. 6.30

Микросхемы ОЗУ и ПЗУ подключаются к *шине данных* и необходимому числу младших линий *шины адреса*. Сигналы выборки $\overline{CS}_i$ микросхемы формирует дешифратор DC, обеспечивая одномерный выбор только одной микросхемы. В данный момент времени только на одном из выходов $\overline{CS}_i$ (из четырёх) дешифратора DC действует сигнал логического нуля при условии, что на его входе сигнал разрешения $\overline{G}_1 = 0$. При $\overline{G}_1 = 1$ ни на одном из выходов DC не будет сигнала логического нуля. Итак, сигнал на линии A_{15} активизирует дешифратор, а сигналы на линиях A_{10} и A_{11} дешифруются и определяют выбор микросхемы.

Если в схеме памяти больше четырёх микросхем, то вместо дешифратора 2×4 потребуется дешифратор 3×8 , а на его входы подключают неиспользованные старшие линии шины адреса.

Очевидно, что для хранения бита информации нужен *элемент памяти*, а для хранения бинарного слова — *ячейка памяти*. В качестве элементов, хранящих информацию в ОЗУ, используют *триггеры*, как в микросхеме K155PY2 (*статическое* наиболее распространённое ОЗУ, имеющее, как правило, одно питающее напряжение), или *ёмкость транзистора*, как в микросхеме KP565PY1 (*динамическое* ОЗУ, в которой информация хранится в форме наличия или отсутствия заряда). Интегральные схемы ОЗУ содержат на одном кристалле матрицу запоминающих элементов, дешифраторы адреса, формирователи сигналов, усилители считывания и другие схемы управления, необходимые для функционирования ОЗУ.

Элемент памяти на биполярных транзисторах с одномерной адресацией (рис. 6.31) представляет собой триггер, выполненный на двухэмиттерных транзисторах. Нижние эмит-




Рис. 6.31

теры транзисторов $VT1$ и $VT2$ подключены к адресной шине, верхние эмиттеры — к разрядным шинам 1 и 2.

В режиме *записи* на адресную шину с выхода дешифратора поступает высокий уровень сигнала, поэтому нижние эмиттеры не оказывают влияния на работу транзисторов. На разрядные шины 1 и 2 поступают с устройства управления МП разные уровни напряжения. Будем считать, что в элементе записан 0, если транзистор $VT1$ открыт, а транзистор $VT2$ закрыт. Если нужно записать в элемент единицу (1), то высокий уровень напряжения подаётся через шину 1 на верхний эмиттер транзистора $VT1$, а через шину 2 на верхний эмиттер транзистора $VT2$ — низкий уровень. Этот случай соответствует закрытому состоянию транзистора $VT1$ и открытому состоянию транзистора $VT2$.

В режиме *считывания* протекающий через верхний эмиттер транзистора $VT2$ ток в шине 2 создаёт на сопротивлении усилителя считывания напряжение, соответствующее логической единице. Этот сигнал (1) передаётся на выход ЗУ. Если транзистор $VT1$ открыт, а транзистор $VT2$ закрыт, то на выход ЗУ подается сигнал 0.

В режиме *хранения* на адресную шину поступает низкий уровень напряжения, поэтому можно считать, что нижние эмиттеры обоих транзисторов подключены к общей точке схемы. В этом режиме сигналы на верхних эмиттерах не оказывают влияние на состояние транзисторов, т. е. состояние триггера остаётся неизменным.

Запоминающий элемент (триггер) с двухкоординатной выборкой выполняют на двух трёхэмиттерных транзисторах. Третьи эмиттеры каждого транзистора соединяют с выводами *второй* адресной шины.

Пример простейшей схемы *элемента памяти* на МОП-транзисторах с однокоординатной выборкой приведен на рис. 6.32. Триггер образован транзисторами $VT1$ - $VT4$ (транзисторы $VT3$ и $VT4$ с нулевыми напряжениями на затворах по отношению к своим истокам служат нагрузками в триггере). Резисторы R_1 и R_2 служат для ограничения входных токов в момент отпирания ключевых транзисторов $VT1$ и $VT2$.




Рис. 6.32

Управление триггером для записи и считывания осуществляется переключением транзисторов $VT5$ и $VT6$. В исходном состоянии напряжения на обеих разрядных шинах 1 и 2 данных, как и на адресной шине, равны нулю. При этом транзисторы $VT5$ и $VT6$ закрыты, так как разность потенциалов между затворами и истоками по абсо-

лютной величине меньше порогового напряжения отпираия. Отметим, что МОП-транзисторы со встроенным каналом (*n*-типа в данном случае) в открытом состоянии способны пропускать сигналы (ток) в обоих направлениях.

В режиме *записи* на адресную шину (соответственно на затворы транзисторов *VT5* и *VT6*) с выхода дешифратора поступает высокий уровень напряжения (логическая 1), подключая триггеры к разрядным шинам 1 и 2, на которые поступают разные уровни напряжения: на шину 1 подаётся логическая 1, а на шину 2 — логический 0. При этом транзистор *VT5* открывается, положительный потенциал поступает на затвор транзистора *VT2*. Транзистор *VT2* переходит в открытое состояние, а транзистор *VT1* — в закрытое, независимо от его предшествующего состояния. Состоянию триггера с записанной единицей соответствует высокое напряжение на стоке транзистора *VT1* и близкое к нулю напряжение на стоке транзистора *VT2*.

В режиме *считывания* на адресную шину с дешифратора поступает логическая единица, а шины 1 и 2 подключаются к входам усилителей считывания, поэтому единичное состояние триггера передаётся на выход ЗУ.

В режиме *хранения* на адресную шину поступает низкий уровень напряжения, закрытые транзисторы *VT5* и *VT6* "изолируют" триггер от разрядных шин, и его состояние остаётся неизменным.

Элемент памяти ПЗУ должен хранить заранее записанную изготовителем информацию. В этом случае говорят, что программа жёстко "защита" в ЗУ. Из ПЗУ можно только считывать хранимые там слова, но нельзя вносить новые, стирать и заменять записанные слова другими. Полупроводниковые ПЗУ могут быть *диодными* и *транзисторными*.

На рис. 6.33 изображено ПЗУ, состоящее из диодной матрицы и дешифратора адреса DC. Горизонтальные линии матрицы — адресные, вертикальные — разрядные, с которых можно снимать восьмиразрядные двоичные числа, записанные в ПЗУ.



Рис. 6.33

Если, например, с выхода дешифратора DC возбуждается верхняя адресная линия, то сигналы 1 проходят с неё через диоды следующих линий разрядной шины: 8, 6, 4, 2 и 1, т. е. считывается двоичное число 10101011. Аналогично, при возбуждении других линий адресной шины на выходе ПЗУ будут считываться три других двоичных числа. Заметим, что в данном примере диодная матрица является совокупностью элементов ИЛИ: входами элементов являются линии адресной шины, а выходом — одна из линий разрядной шины.

Ячейки памяти статических ПЗУ выполняются также на *многоэмиттерных* транзисторах (рис. 6.34, а). При возбуждении одной из линий адресной шины отпирается транзистор VT_i , база B_i которого присоединена к этой линии. Благодаря этому возбуждаются те линии разрядной шины, к которым присоединены эмиттеры этого транзистора.

В ПЗУ (рис. 6.34, а) записаны три 4-разрядных числа (1001, 0011 и 1010), которые образуются на его выходе при возбуждении соответствующей линии адресной шины, вследствие того, что в соответствии с кодами программы расплавлены импульсами тока перемычки в отдельных эмиттерах транзисторов. Это обеспечивает появление на выходе ПЗУ нулей в линиях разрядной шины, где разрушены эмиттеры.




Рис. 6.34

Основой для построения *ёмкостного* элемента динамической памяти служит МОП-транзистор, в котором сток образует одну обкладку конденсатора, а подложка — другую. Диэлектриком между обкладками служит тонкий слой оксида кремния SiO_2 . Электрическая схема элемента памяти приведена на рис. 6.34, б. Логическому нулю соответствует нулевое значение напряжения на конденсаторе $C_{эл}$, логической единице — высокий уровень напряжения. Структура исток-затвор-сток выполняет функцию транзисторного ключа. Затвор транзистора VT подключают к линии адресной шины, исток — к линии разрядной шины. Параллельно представленной на рис. 6.34, б структуре подключают дополнительные элементы для нормального функционирования элемента.

При отсутствии напряжения на затворе транзистор VT заперт, конденсатор $C_{эл}$ элемента памяти отключен от разрядной шины и находится в режиме хранения информации. Чтобы уменьшить изменение напряжения на элементе памяти при считывании информации используют высокочувствительные дифференциальные усилители с положительной обратной связью — усилители регенерации напряжения до уровня $+E$ на конденсаторе $C_{эл}$.

В связи с небольшим значением ёмкости $C_{эл}$ элемента памяти заряд в ней не может храниться более 1...15 мс. Поэтому с помощью устройства управления микропроцессора обеспечен в ЗУ режим принудительной регенерации с периодом повторения цикла, равным обычно 1...2 мс, посредством специального кварцевого генератора импульсов регенерации, а также синхронизированного тактовыми импульсами счётчика и мультиплексора.

Вопросы к теме 6

1. Определите понятия "комбинационное устройство", "последовательностное устройство", "автомат Мили", "автомат Мура".
2. Дайте определения и условные изображения дешифратора и шифратора.
3. Каковы назначения и функциональные схемы мультиплексора и демультимплексора?
4. Проанализируйте функционирование цифрового компаратора на примере логической схемы рис. 6.9.
5. Каковы назначения и логические схемы двоичных полусумматора и сумматора?
6. Изложите принцип работы цифроаналогового преобразователя.
7. Какие операции выполняются при цифроаналоговом преобразовании?
8. Определите понятие "триггер". Перечислите разновидности цифровых триггеров.
9. Проанализируйте работу асинхронного *RS*-триггера. Поясните, почему подача на оба его входа единичных сигналов вызывает неопределённость в работе триггера?
10. Изложите особенности работы универсального *JK*-триггера.
11. Нарисуйте схемы синхронных *T*- и *D*-триггеров, реализованных на базе универсального *JK*-триггера.
12. Поясните принцип функционирования трёхразрядного счётчика импульсов.
13. Приведите схему десятичного счётчика импульсов.
14. Приведите структурные схемы параллельного, сдвигающего и реверсивного регистров.
15. Перечислите основные элементарные операции, выполняемые аппаратно любым АЛУ.
16. Назовите основные параметры запоминающих устройств.
17. Нарисуйте схему организации памяти простейшего микропроцессорного устройства.
18. Приведите схемы элемента ОЗУ на биполярных и полевых транзисторах.
19. Приведите схемы организации полупроводниковых ПЗУ.

Тема 7

Микропроцессорные устройства

7.1. Общие сведения о микропроцессорах

Устройства на элементах, изготовленных методами интегральной технологии, оказываются в десятки и сотни раз дешевле эквивалентных им устройств, выполненных на дискретных элементах. Резко улучшаются также практически все эксплуатационные и другие характеристики этих устройств (в том числе надёжность, энергопотребление, массогабаритные параметры). Естественным направлением снижения затрат на изготовление устройств является применение микросхем повышенной степени интеграции.

Однако со сложностью микросхем увеличивается их специализация, сужается область применения, что, в свою очередь, сокращает объём производства этих микросхем и, следовательно, непропорционально увеличивает их стоимость. Таким образом, применение специализированных БИС и СБИС становится выгодным только при большой серийности изделий, например, БИС для телефонных аппаратов и калькуляторов, БИС программируемых и оперативных запоминающих устройств, БИС для электронных часов и др.

Разрешение между высокой степенью интеграции и узкой специализацией БИС и СБИС было найдено с созданием универсальных микросхем, принцип функционирования которых определяется не только внутренними связями, но и подаваемыми извне командами, т. е. *программным управлением*. Такая БИС получила название *микропроцессора*, так как она создана методом микроэлектронной технологии и способна работать *по изменяемой программе*. Микропроцессорные БИС обладают сравнительно низкой стоимостью, большой серийностью и универсальностью применения.

Итак, *микропроцессор* — это программно-управляемое устройство обработки цифровой информации, реализованное в виде БИС или СБИС, т. е. устройство, способное выполнять под программным управлением обработку информации (включая её ввод и вывод), арифметические и логические операции.

В связи с широким спектром возможных применений эволюция архитектуры микропроцессоров шла по нескольким различным направлениям, в результате чего появились следующие их классы:

- простые однокристальные 4-, 8- и 16-разрядные контроллеры невысокой производительности для применения в бытовых приборах и небольших подсистемах;
- быстродействующие секционные комплексы микропроцессорных БИС для создания вычислительных устройств произвольной разрядности, адаптируемых к алгоритмам обработки данных на микропроцессорном уровне;
- мощные однокристальные 32- и 64-разрядные микропроцессоры;
- процессоры цифровой обработки сигналов, подключаемые к стандартным интерфейсам микроЭВМ для обработки алгоритмов, таких, как быстрое преобразование Фурье;
- аналоговые процессоры — устройства, включающие АЦП, ЦАП, устройства цифровой обработки и представляющиеся пользователю как системы с аналоговым входом и аналоговым выходом.

Выделяют также скалярные (суперскалярные), матричные и векторные процессоры. "Суперскалярность" означает способность центрального процессора выполнять более чем одну команду за такт процессора. В *скалярных* и *суперскалярных* МП, осуществляющих конвейеризацию (многопоточную параллельную обработку команд), все этапы команды задействуются только один раз и всегда в одном и том же порядке — одна за другой. Это, в частности, означает, что если схема первой микрокоманды выполнила свою работу и передала результаты второй, то для выполнения текущей команды она больше не понадобится, и, следовательно, может приступить к выполнению следующей команды. Процессор Pentium — первый суперскалярный процессор корпорации Intel.

Матричные и векторные МП предназначены для обработки изображений, матриц и массивов данных, т. е. в них осуществляется манипуляция массивами данных, а не простое исполнение списка инструкций. *Матричный* процессор имеет архитектуру, рассчитанную на обработку числовых массивов, например, матриц. Его архитектура включает в себя матрицу процессорных элементов 64×64, работающих одновременно. *Векторный* МП обеспечивает параллельное вычисление операции над массивами данных, векторов. Он характеризуется специальной архитектурой, построенной на группе параллельно работающих процессорных элементов. Частным случаем векторного МП является процессор изображений, который служит для обработки сигналов, поступающих от датчиков-формирователей изображения.

Векторная обработка увеличивает производительность процессора за счёт того, что обработка целого набора данных (вектора) производится одной командой. Векторные компьютеры манипулируют массивами данных подобно тому, как скалярные машины обрабатывают отдельные элементы таких массивов. В этом случае каждый элемент вектора надо рассматривать как отдельный элемент потока данных. Максимальная скорость передачи данных в векторном формате может составлять 64 Гбайт/с, что на два порядка быстрее, чем в скалярных машинах.

7.2. Типы микропроцессоров и архитектуры вычислительных устройств

7.2.1. Основные типы микропроцессоров

В зависимости от *набора и порядка выполнения команд* все микропроцессоры можно разделить на четыре группы:

- микропроцессоры CISC классической архитектуры с полным набором (более 200) команд форматом от 1 до 20 бит с использованием более 10 способов адресации, используемые в большинстве современных персональных компьютеров типа IBM PC. Такое многообразие выполняемых команд, способов адресации и наличие 8 или 16 регистров общего назначения (РОН) позволяет разработчику реализовать наиболее эффективные алгоритмы решения различных задач. Однако при этом существенно усложняется структура МП, особенно его устройство управления, что приводит к увеличению размеров и стоимости кристалла, снижению производительности;
- микропроцессоры RISC с неполным набором (около 100) команд с фиксированным форматом длиной 4 байта и числом РОН от 32 до нескольких сотен, в результате чего МП с RISC-архитектурой на 20...30% реже обращается к оперативной памяти. Такие микропроцессоры содержат набор только простых, чаще всего встречающихся в программах, команд, а при необходимости выполнения более сложных команд в RISC-процессоре производится их автоматическая сборка из простых команд. Размеры МП с RISC-архитектурой меньше, как и цикл разработки RISC-процессора, а их быстродействие выше по сравнению с процессорами с CISC-архитектурой. Начиная с процессора Pentium корпорация Intel начала внедрять элементы RISC-технологии в свои изделия: во многих современных CISC-процессорах (в современных моделях МП Pentium и AMD) используется RISC-ядро, выполняющее обработку данных;
- микропроцессоры MISC, работающие с минимальным набором команд. Увеличение разрядности процессоров привело к идее укладки нескольких команд в одно слово размером 128 бит. Опирируя с одним словом, MISC-процессор получил возможность обрабатывать сразу несколько команд, и даже обрабатывать несколько потоков данных. Порядок выполнения команд распределяется таким образом, чтобы в максимальной степени загрузить маршруты, по которым проходят потоки данных. Компоненты MISC-процессора просты и работают с высокими скоростями;
- микропроцессоры VLIW, использующие очень длинные команды (128 бит и более), отдельные поля которых содержат коды, обеспечивающие выполнение различных операций. Специальный компилятор планирования перед выполнением прикладной программы проводит её анализ, и по множеству ветвей пос-

ледовательности операций определяет группу команд, которые могут выполняться параллельно. Каждая такая группа образует одну сверх- длинную команду. Это позволило выполнять в течение одного такта группу коротких команд и упростить структуру VLIW-процессора. Данная архитектура реализована в микропроцессорах моделей PA850 (совместной разработки компаний Intel и Hewlett-Packard), в некоторых типах цифровых сигнальных процессоров (DSP) и является весьма перспективной для создания нового поколения сверхвысокопроизводительных процессоров.

Характеристики некоторых типов процессоров Intel, Cyrix, AMD персональных компьютеров и ноутбуков, установленных в автоматизированных электротехнических лабораториях вузов, приведены в таблице 7.1.

Т а б л и ц а 7.1

Тип процес-сора	Год вы-пуска	Разряд-ность шины данных	Разряд-ность шины адреса	Кэш-память, Кбайт	Тактовая частота микропроцес-сора, МГц	Коли-чество транзис-торов, млн	Размер ми-нимальной структуры, мкм
80486DX4	1994	32	32	16	75-120	-	0,8
Cyrix 6x86 Media GX, MX, MII	1997-1998	16-32-64	16-32-64	16-64	187-233-300-333	3,5	0,35-0,25-0,22-0,18
AMD 6, K6-2, K6 III	1997-1999	16-64	16-64	32	166-233-460-550	8,8	0,3-0,215
Pentium	1993-1996	64	32	2x8	66-133-166-200	3,1-3,3	0,8-0,35
Pentium PRO	1995-1997	64	32	256	150-200	3,3-5,5	0,5-0,35
Pentium II	1997-1998	64	32	512	233-450	4,5-7,5	0,28-0,25
Pentium II Celeron	1998-2000	64	32	128	266-533	7,5-19	0,25
Pentium III	1999-2001	64	32	256-2000	450-1000	9,5-44	0,25-0,13
Pentium IV	2000-2004	64	32	256-2000	1200-3400	42-125	0,18-0,09
AMD Athlon	1999-2003	64	32	64-512	500-2200	22-106	0,25-0,09
Celeron P6	1999-2002	64	32	128-256	266-1200	-	0,18-0,13
Pentium M	2002-2003	64	32	32-1000	1300-2400	-	0,13-0,09
AMD Duron	2001-2002	64	32	64-256	600-1200	-	0,13
Sempron	2005	64	32	128/256	2000	-	0,09

Тип процес-сора	Год вы-пуска	Разряд-ность шины данных	Разряд-ность шины адреса	Кэш-память, Кбайт	Тактовая частота микропроцессора, МГц	Количество транзис-торов, млн	Размер минимальной структуры, мкм
AMD Athlon 64 X2	2005-2006	64	32	128/2048	2800	-	0,09

7.2.2. Основные команды и регистры микропроцессоров

Рассмотрим основные понятия, структуру и функции абстрактного МП (рис. 7.1), арифметико-логическое устройство которого предназначено для обработки целых чисел и битовых строк.




Рис. 7.1

Команда — описание операции, которую нужно выполнить. Каждая команда характеризуется форматом, который определяет её структуру и содержит: код операции (*КОП*); адресную часть, включающую адреса индексного (*ИР*) и базисного (*БР*) регистров; адреса операндов A_1 , A_2 и т. д. Каждая модель МП имеет свою систему кодирования команд.

Перечислим основные типы команд процессора i8086, которые можно классифицировать по функциям (выполняемым операциям), направлению приёма-передачи информации, адресности:

- команды пересылки данных между двумя регистрами или между регистром и ячейкой памяти;

- команды ввода и вывода, реализующие пересылки данных из регистра процессора во внешнее устройство или приём данных из внешнего устройства в регистр;
- команды (короткие одноктактные и длинные в несколько тактов) обработки данных: логические (сложение, умножение, инверсия, сравнение), арифметические (сложение двух операндов, их вычитание, сравнение, сдвиг);
- операции управления (безусловный и условный переходы, вызов подпрограммы, команды организации циклов, команды прерывания и др.);
- тип выборки и пересылки данных (регистр-регистр, память-регистр, регистр-память, память-память);
- способ адресации (прямая, регистровая, косвенно-регистровая, косвенно-регистровая со смещением, косвенно-регистровая с индексированием и смещением, относительная, непосредственная);
- адресность (команды одноадресные (*а*), двухадресные (*б*), трёхадресные (*в*), безадресные (*г*) (рис. 7.2).




Рис. 7.2

Очевидна связь таких параметров МП, как длина адресного пространства, адресность, разрядность. Увеличение разрядности позволяет увеличить адресность команды и длину адреса, т. е. объём памяти, доступной данной команде. Увеличение адресности, в свою очередь, приводит к повышению быстродействия обработки (за счёт снижения числа требуемых команд). Так, в трёхадресной машине, например, сложение двух чисел требует одной команды: извлечь число по адресу A_2 , число по A_3 , сложить и записать результат по адресу A_1 . В двухадресной машине необходимы две команды: первая — извлечь число по A_1 и поместить в регистр числа (или сумматор), вторая — извлечь число по A_2 , сложить с содержимым регистра числа и результат записать по A_1 . Легко заметить, что одноадресная машина потребует три команды. Наибольшее распространение получили *двухадресные* системы команд.

Как отмечалось, *регистры* — устройства, предназначенные для временного хранения данных ограниченного размера. Важной характеристикой регистра является вы-

сокая скорость приёма и выдачи данных. Регистр состоит из разрядов, в которые можно быстро записывать и считывать слово, команду, двоичное число и т. д., а также стирать содержимое. Регистр, накапливающий данные, носит название *аккумулятор*. Регистр, обладающий способностью перемещать содержимое своих разрядов, называют *сдвиговым*. В этом регистре за один такт хранимое слово поразрядно сдвигается на одну позицию.

Различают (см. рис. 7.1):

- *регистры общего назначения* (РОН) — регистры сверхоперативной памяти. Это общее название для регистров, которые временно содержат данные, передаваемые или принимаемые из памяти;
- *регистр команды* служит для размещения текущей команды, которая находится в нём в течение текущего цикла программы;
- *регистр (счётчик) адреса команды* содержит адрес текущей команды;
- *регистр адреса* (числа) содержит адрес одного из операндов выполняемой команды (регистров может быть несколько);
- *регистр числа* содержит операнд выполняемой команды (таких регистров может быть несколько);
- *регистр результата* предназначен для хранения результата выполнения команды;
- *сумматор* — устройство, осуществляющее операцию сложения двоичных чисел или битовых строк, представленных в прямом или в обратном коде (иногда регистр числа и регистр результата включают в состав сумматора).

Существуют и другие регистры, не отмеченные на рисунке, например, *регистр состояния*, содержащий информацию о результатах завершения команды (ноль, переполнение, деление на ноль, перенос и пр.). Устройство управления (УУ) использует информацию из этого регистра для исполнения условных переходов.

Очевидно, что за счёт увеличения числа регистров возможно распараллеливание операций. Это является предпосылкой построения так называемых *конвейерных структур*, правда, только при последовательном (естественном) порядке выполнения команд. Наличие же переходов по не определённом заранее условию исключает перекрытие операций. Поэтому современные процессоры имеют устройства, пытающиеся *предсказывать переходы* в программе.

7.2.3. Архитектура вычислительных устройств

Структура процессора вычислительного устройства (ВУ) — это совокупность его функциональных узлов и связей между ними. Обычно структуру МП представляют графически в виде схем, с помощью которых можно дать описание работы на любом уровне детализации. Однако детальное описание пользовательских возможностей программирования, системы команд, системы адресации, организации памяти и т. д.

возможно лишь при рассмотрении общей *архитектуры* вычислительного устройства (компьютера). Можно указать типовой набор узлов ВУ — процессор (состоящий из арифметико-логического устройства, устройства управления, а иногда и внутренней памяти), банк памяти, внешние устройства, которые обязательно имеют в своём составе логические элементы и узлы сопряжения, хранения информации и её обработки.

В основу архитектуры большинства ВУ положены общие принципы фон Неймана: *принцип программного управления* (естественной последовательности выполнения процессором набора команд с использованием условных или безусловных переходов); *принцип однородности памяти* (программа и данные хранятся в одной и той же памяти) и *принцип адресности* (процессору в любой момент времени доступна любая пронумерованная ячейка памяти, с которой может быть считана и куда может быть занесена кодированная информация). В этой (классической) архитектуре одно АЛУ, через которое проходит поток данных, и одно устройство управления, через которое проходит поток команд — программа (рис. 7.3, а). Это однопроцессорный компьютер.




Рис. 7.3

Существуют и другие принципы построения ВУ. Например, в гарвардской архитектуре физически разделена память команд (программ) и память данных (каждая память соединяется с процессором отдельной шиной), а в магистральной структуре ВУ функциональные блоки связаны между собой общей (системной) шиной, физически представляющей собой многопроводную линию с гнездами для подключения электронных схем (рис. 7.3, б).

Совокупность проводов магистрали разделяется на отдельные группы — шину адреса, шину данных и шину управления. Периферийные устройства соединяются с МП с помощью портов (электронных схем, содержащих один или несколько регистров) и управляются *контроллерами*, освобождая процессор (процессоры) от непосредственного управления функционированием принтера и других внешних устройств.

На рис. 7.3, в приведена структура современного компьютера (ПК), использующая несколько разновидностей шинных *интерфейсов* (совокупностей аппаратных и программных средств, необходимых для реализации взаимодействия различных узлов ПК). Центральный процессор непосредственно реализует операции обработки информации и управления вычислительным процессом, осуществляя выборку машинных команд и данных из оперативной памяти (EDO RAM) и запись в оперативную память, включение и отключение ПК.

Основными узлами центрального процессора (ЦП) являются:

- устройство управления (УУ) с интерфейсом процессора (системой сопряжения и связи ЦП с другими узлами ПК);
- арифметико-логическое устройство (АЛУ);
- процессорная память (внутренняя сверхоперативная *кэш*-память), предназначенная для временного хранения данных и программ в процессе выполнения вычислительных и логических операций.

Сопряжение центральных узлов ПК с внешними устройствами осуществляется через каналы связи (внутримашинный интерфейс) — мосты, шины и контроллеры: PCI — шина Intel, предназначенная для поддержки высокоскоростного 32-разрядного обмена данными между устройствами, памятью и процессором; ISA — стандартная 8- или 16-разрядная системная шина; IDE — контроллер накопителя; другие контроллеры.

7.2.4. Структура и функционирование микропроцессоров

Конфигурация составляющих микропроцессор логических схем, ячеек памяти и связей между ними определяется функциональным назначением. Одни и те же функции можно выполнить в микропроцессорах со структурой, отличающейся набором, количеством и порядком срабатывания логических блоков.

На основе проведенного анализа команд и регистров МП, архитектуры ВУ можно заключить, что типовой МП небольшой разрядности должен содержать следующие блоки: блок синхронизации (1), блок управления последовательностью команд (2), блок управления выполнением операций (3), блок управления формированием кодов адресов (4), блок управления вводом-выводом (5), блок управления виртуальной памятью (6), блок защиты памяти (7), блок управления прерыванием работы процессора (8), регистровое сверхоперативное запоминающее устройство (9), арифметико-логический блок (10), блок дополнительной арифметики (11) (рис. 7.4).




Рис. 7.4

Типичная структура 8-разрядного микропроцессора приведена на рис. 7.5. В него входят два автономных устройства: операционное устройство (ОПУ) и шинный интерфейс (ШИ). В операционном устройстве содержатся основные компоненты МП: АЛУ, устройство управления, регистр команд, регистр состояния (или регистр флагов) и восемь регистров общего назначения (РОН). Шинный интерфейс связан с мультиплексной шиной адреса/данных и шиной управления и выполняет следующие функции: обеспечивает временное мультиплексирование, автоматически заполняет очередь команд следующими командами, суммирует содержимое одного из сегментов регистров с адресом памяти до выдачи его на шину адреса так, что память подразделяется на сегменты 64 кбайт.




Рис. 7.5

Все действия в МП инициируются импульсами синхронизации, а внутренние элементы выполняют следующие функции:

- содержимое *программного счётчика* команд помещается на шину адреса, и следующую команду программы можно передать из памяти в МП;
- *регистр команд* воспринимает команду;

- *устройство управления* дешифрует команду и инициирует в МП те действия, которые необходимы для её выполнения;
- *регистры общего назначения* содержат элементы данных, обрабатываемые командой;
- все операции МП реализуются в АЛУ. Оно может изменять значения данных за счёт привлечения арифметических (сложение, вычитание и др.) и логических (логическое И, логическое ИЛИ и др.) функций;
- *регистр состояния* содержит флаги, регистрирующие особенности результатов операций АЛУ, например, переполнение.

Система команд конкретного МП может содержать от 50 до нескольких сотен различных команд. В командах обработки и пересылки данных применяются различные способы (прямая регистровая, абсолютная, косвенная регистровая, индексная и др.) обращения к данным, называемыми *режимами адресации*.

Остановимся несколько подробнее на функциях ШИ. Очередь команд предназначена для того, чтобы повысить быстродействие МП. При выполнении команд программы значительное время расходуется на выборку команд из памяти. Поэтому ШИ непрерывно пытается поддерживать очередь команд заполненной, считывая байты последующих команд из памяти, когда ОпУ выполняет команду и не требует использования шин.

В этом случае, если ОпУ завершает команду, то оно не должно считывать из памяти код операции следующей команды. Длина команд составляет от 1 до 6 байт, а очередь команд состоит из 6 или 4 байт. Когда выполняется команда, связанная с передачей управления другой ячейки памяти, например, переход или вызов подпрограммы, ШИ очищает очередь и передаёт команду по новому адресу непосредственно в ОпУ, а затем заполняет очередь команд. Иногда работа с очередью команд называется *конвейеризацией*. Она обеспечивает более эффективное использование шин и быстрое выполнение программы.

Так как разные программы могут занимать разные сегменты памяти, и наборы данных также могут быть размещены в разных сегментах, то в ШИ с использованием сегментных регистров формируется 20-битный физический адрес памяти, который подаётся на шину адреса. Выбор используемого сегмента регистра определяется командой, поэтому команды программы считываются из одного сегмента, а значения данных для программы — с другого. Сегментация особенно удобна для больших мультизадачных систем, так как она обеспечивает изолирование между программными модулями и наборами данных. Кроме того, не вызывает трудностей и перемещение программ и данных.

Система команд базируется на обработке значений данных, находящихся в общих регистрах. Первые четыре из восьми РОН (*AX, BX, CX, DX, SP, BP, SI, DI*) длиной 16 бит являются основными регистрами преобразования данных и допускают доступ к их половинам (байтам). Все эти регистры действуют как аккумуляторы, но, кроме того, выполняют и некоторые специальные функции. Например, *BX* является базовым ре-

гистром при вычислении адресов данных в памяти, *CX* используется как счётчик в командах с повторением, а *DX* привлекается для передачи данных по адресам ввода-вывода.

Указатель стека *SP* действует обычным образом, но для доступа к нужному сегменту в памяти привлекается сегментный регистр стека, занимающего свой сегмент 64 кбайт в общем адресном диапазоне памяти 1 Мбайт. Указатель базы *SB* используют в некоторых командах в качестве источника 16-битной базы для вычисляемого адреса памяти. Индексные регистры источника *SI* и получателя *DI* содержат смещения, которые в некоторых командах участвуют в формировании адреса памяти.

Благодаря внедрению новых технологий и снижению топологических норм проектирования (90...45 нм) уровень интеграции схем повысился до десятков миллионов эквивалентных вентилях. Появилась возможность на одном кристалле расположить систему, включающую такие сложные функциональные модули как процессор с обслуживающими его функциональными узлами, оперативную и постоянную память, кэш-память разных уровней, интерфейсы шин, контроллеры прерываний, планировщики команд и др.

В качестве примера на рис. 7.6 приведена структура центрального процессора AMD Athlon, ядро которого размещено на кристалле в 102 мм^2 и содержит приблизительно 22 млн транзисторов.

Основные элементы ядра Athlon [14]:

- *декодеры команд*. Три полных декодера переводят x86-команды (команды программного обеспечения микропроцессоров типа x86) в микрооперации с фиксированной длиной для более высокой пропускной способности команд и увеличения скорости обработки. Вместо того чтобы выполнять x86-команды с длиной 1...15 байтов, процессор Athlon выполняет микрооперации фиксированной длины;
- *блок контроля команд* с 72 входами, который управляет выполнением каждой микрокоманды в целом, осуществляет переименование регистра для операндов, управляет любыми условиями исключения и действиями команды. Это буфер перенаправления микроопераций блоку управления инструкциями;
- *конвейеры исполнения*. Athlon содержит 18-разрядный планировщик микроопераций и 36-разрядный планировщик мультимедиа и арифметики с плавающей точкой. Эти планировщики распределяют микрооперации по девяти независимым конвейерам — три для вычисления с фиксированной точкой, три для вычисления адресов и три для выполнения команд с другим форматом (MMX, 3DNow!) и операций с плавающей точкой для сопроцессора x87;
- *суперскалярный блок арифметики с плавающей точкой (FPU)* с тремя конвейерами сложения (FADD), перемножения (FMUL) и записи (FSTORE);
- *прогнозирование переходов*. В процессоре Athlon реализована сложная динамическая логика прогнозирования ветвления, чтобы минимизировать или устра-

нить задержки из-за команд перехода, широко распространённые в программном обеспечении процессора x86;

- *системная шина*, обеспечивающая широкую полосу пропускания для одно- и многопроцессорных платформ x86;
- *архитектура кэша*, включающая кэш первого уровня 128 кбайт и быстродействующий 64-битовый контроллер 2-го уровня, поддерживающий от 512 кбайт до 8 Мбайт памяти.




Рис. 7.6

7.3. Микропроцессорные системы и микроконтроллеры

Для организации управления микропроцессором необходимы обрамляющие его специализированные и согласованные между собой БИС, которые вместе с МП составляют *микропроцессорный комплект* (МПК). Прежде всего необходимы узлы для хранения команд программы, а также для ввода и вывода данных. Для хранения данных и промежуточных результатов требуется дополнительная оперативная память.

7.3.1. Микропроцессорные комплекты и микропроцессорные системы

Микропроцессорная система (МПС) — это совокупность взаимодействующих БИС МПК, организованная в систему, т. е. вычислительная или управляющая система с микропроцессором в качестве узла обработки информации. Микропроцессор в микропроцессорной системе является основой, осуществляющей обработку данных и управляющей всеми остальными узлами.

Необходимыми элементами МПС, кроме МП, являются генератор тактовых импульсов, элементы памяти, устройства ввода-вывода. Кроме того, МПС может содержать другие вспомогательные ИМС: таймеры и различные специализированные микроконтроллеры.

В таблице 7.2 приведены примеры некоторых из выпускаемых отечественной промышленностью микропроцессорных комплектов с однокристальными и многокристальными микропроцессорами.

Типовая структура МПС изображена на рис. 7.7. В её состав входят:

- генератор тактовых импульсов (ГТИ);
- микропроцессор (МП);
- основная память системы (внешняя по отношению к МП), состоящая из ОЗУ и ПЗУ;
- интерфейсы ввода (ИВв) и вывода (ИВыв) команд и данных;
- устройства ввода (УВв) и вывода (УВыв).

Т а б л и ц а 7.2

Серия	Технология	Разрядность МП, бит	Число БИС в серии	Число БИС, шт. в микропроцессоре	Производительность, тыс. оп./с	Тактовая частота, МГц	Мощность потребления, Вт
K580	n-МДП	8	9	1	500	2,5	0,2
K1801	n-МДП	16	9	1	1000	5	1,0
K1800	ЭСЛ	4• <i>m</i> (<i>m</i> — число кристаллов)	8	10...60 в 16-ти битовом МП	3000	20...36	3,23
K1802	ТТЛШ	8• <i>m</i>	11	50...80	1400	-	2,2

ГТИ является источником последовательности прямоугольных импульсов. Он задаёт цикл команды — интервал времени, необходимый для считывания выборки команды из памяти и её исполнения. Цикл команды состоит из определённой последовательности элементарных действий, называемых *состояниями* (тактами). Для некоторых микропроцессоров не требуется внешний ГТИ, он встроен непосредственно в микропроцессор.

В МПС применяют специальные интерфейсные БИС (ИВв и ИВыв) для сопряжения системы с периферийными устройствами УВв и УВыв, подключаемыми посредством *портов* ввода-вывода — схем, спроектированных (запрограммированных) для обмена данными с конкретными периферийными устройствами: приёма данных с клавиатуры или устройства считывания, передачи их дисплею, телетайпу и т. п. Порт содержит адресуемый многорежимный буферный регистр ввода-вывода с логикой управления и выводами для подключения устройства ввода-вывода. Возможности перепрограммирования порта ограничены.




Рис. 7.7

Если периферийные устройства, входящие в состав МПС, выполняют многочисленные сложные операции, то для сопряжения применяют усложнённый интерфейс, называемый *адаптером*. Он содержит набор встроенных портов и других регистров, обеспечивающих программирование временного согласования обмена с периферийными устройствами.

Устройство ввода УВв осуществляет ввод команд и данных, подлежащих обработке. Устройство вывода УВыв преобразует выходные данные в форму, удобную для восприятия пользователем, или для хранения. Устройствами ввода-вывода служат компакт-диски, клавиатуры, дисплеи, принтеры, графопостроители, телетайпы и т. п.

Особенность структуры МПС заключается в магистральной организации связей между входящими в её состав устройствами с помощью трех шин: шины данных, шины адреса и шины управления (см. рис. 7.7). Эти шины соединяют микропроцессор с внешней памятью (ОЗУ и ПЗУ) и интерфейсами ввода-вывода, в результате чего создаётся возможность обмена данными между МП и другими устройствами системы, а также передачи управляющих сигналов.

Двухнаправленная *шина данных* служит для поочерёдной передачи данных от МП к узлам (блокам) МПС или в обратном направлении. Одновременная передача данных в обоих направлениях невозможна. Эти процедуры разнесены во времени в результате применения временного мультиплексирования.

По *шине адреса* информация передаётся только в одном направлении — от МП к модулям памяти или ввода-вывода. Если шина состоит из 16 линий, то по ней можно передать $2^{16} = 65536$ различных комбинаций двоичных чисел — адресов. Каждый из них соответствует определенной ячейке памяти или устройству ввода-вывода.

Шина управления служит для передачи сигналов, обуславливающих взаимодействие, синхронизацию работы всей модульной системы и внутренних узлов МП. Одна часть линий шины управления передаёт сигналы, выходящие из МП (на рис. 7.7 показано стрелкой с направлением вправо), а другая часть линий передаёт сигналы в МП (на рис. 7.7 показано стрелкой с направлением влево).

Достоинством шинной структуры является возможность подключения к МПС новых модулей, например нескольких блоков ОЗУ и ПЗУ, для получения требуемого объёма памяти.

В зависимости от заложенной в микропроцессорную систему программы она реализует определенный *алгоритм* (последовательность действий), который содержит следующие основные части:

- обращение к внешней памяти;
- считывание команд и данных;
- обращение к периферийным устройствам;
- ввод текущей информации в систему;
- выполнение арифметических и логических операций, выявление признака результата, выполнение условных и безусловных переходов, обслуживание запросов на прерывание и выполнение подпрограмм, вывод результатов.

При всём различии выполняемых функций микропроцессорные системы имеют много общего в своей структуре, общих используемых элементов и узлов. Любая МПС содержит процессорный блок (один или несколько микропроцессорных модулей), блоки памяти (ПЗУ и ОЗУ), устройства ввода-вывода. Различия могут быть в объёме памяти, количестве портов ввода-вывода, в составе периферийного оборудования, в порядке адресации памяти и других элементах МПС. Специализация МПС для решения конкретной задачи производится путём создания программного обеспечения, т. е. программы (написанной на одном из языков программирования: машинном, ассемблере или языке высокого уровня), реализующей заданный алгоритм работы системы и записанной в ПЗУ.

В заключение приведём набор микросхем (*чипсет* Intel Triton) системной платы i850 (частота 533 МГц), которые организуют потоки команд и данных в ПК: процессор Pentium IV; 4 модуля памяти RIMMs (тип памяти PC1066, PC800-40R, RDRAM, максимальная скорость 4,2 Гбайт/с); коррекция ошибок ECC; графический интерфейс AGP 4x; последовательный порт ATA; 4 порта USB, контроллеры памяти и ввода-вывода.

7.3.2. Микроконтроллеры

В последнее время в системах управления технологическими процессами, в системах передачи данных, цифровой обработки сигналов, для дешифрации слова состояния МП и других целей широкое применение нашли микроконтроллеры. *Микроконтроллер* — управляющее устройство, выполненное на одном или нескольких кристаллах и предназ-

наченное для реализации функций логического анализа и генерации управляющих сигналов.

Микроконтроллеры не содержат устройств арифметических операций, имеют сравнительно небольшую разрядность слова, но более развитый аппарат реализации логических функций по сравнению с универсальными МП. Они содержат необходимый набор компонентов из микропроцессорного набора для реализации конкретной задачи управления процессом.

Корпорации Atmel, Microchip, Nec и др. предлагают обширный перечень 8-, 16- и 32-битных микроконтроллеров со сверхнизким потреблением тока. Наибольшее применение в различных датчиках, детекторах, исполнительных устройствах и в качестве периферийных устройств находят дешевые 8-битные микроконтроллеры МК ATMEC с/без АЦП, с объёмом Flash-памяти программ от 1 до 8 кбайт, ОЗУ 128–256 Б и интерфейсом внутрисхемного программирования SPI.

Для задач, требующих больших вычислительных мощностей и высокого быстродействия, наиболее популярны две платформы — семейство 16-битных контроллеров PIC24, контроллеры цифровой обработки сигналов dsPIC30F/dsPIC33F и семейство 32-битных контроллеров с ядром ARM7, представленное контроллерами LPC2xxx от корпорации NXP и STR7xxx от корпорации MSMicroelectronics.

7.3.3. Многопроцессорные системы

Массовость применения микропроцессоров, микроконтроллеров и микропроцессорных систем оказало революционизирующее влияние на целое поколение приборов и оборудования практически всех областей науки и техники, на процессы их разработки и эксплуатации. Микропроцессоры облегчают задачу логического проектирования: теперь разработчик работает с моделирующими программами, алгоритмическими языками, а отладку полученного программно-аппаратного обеспечения ведет с помощью программ и специальных отладочных средств.

Фундаментальным принципом развития процессоров является ставка на их многоядерность, в соответствии с которой процессор может содержать от двух до восьми ядер и параллельно выполнять от двух до 16 вычислительных потоков, и на использование 45- и 32-нанометровых технологий их изготовления. Так, с января 2008 г. в России началась продажа 45-нанометровых процессоров семейства Penryn корпорации Intel в первую очередь для серверов и высокопроизводительных настольных систем. Новые процессоры в целом совместимы с последними моделями материнских плат и содержат более 820 млн. транзисторов на площади 107 мм².

Стремление к дальнейшему увеличению производительности вычислительных средств обусловило появление *многопроцессорных систем*, содержащих несколько процессоров, работающих с общей оперативной памятью и управляемой одной общей операционной системой (рис. 7.8). Все модули оперативной памяти доступны всем процессорам и периферийным устройствам, как и все запоминающие устройства доступны любому процессору и каналу.




Рис. 7.8

При этом несколько микропроцессоров осуществляют *параллельную* (одновременную) обработку данных. Такое распараллеливание вычислений на нескольких процессорах существенно уменьшает время решения практических задач (например, спектрального и корреляционного анализа) и представляет собой основной путь построения вычислительных средств сверхвысокой производительности.

Вопросы к теме 7

1. Дайте определение микропроцессора и назовите типы процессоров.
2. Каковы главные различия между классами CISC, RISC, MISC и VLIW процессорами?
3. Что такое магистральная архитектура вычислительного устройства?
4. Какие архитектуры вычислительных устройств вы знаете?
5. Что такое команда? Что описывает команда? Приведите примеры одно-, двух- и трёхразрядных команд. Какова система команд вычислительного устройства?
6. Поясните структуру и функционирование типового 8-разрядного микропроцессора.
7. Каково назначение регистров в микропроцессоре?
8. Каким образом процессор при выполнении программы осуществляет выбор очередной команды?
9. Дайте определение понятий: а) "суперскаляризация"; б) "технология конвейерной обработки команд"; в) "технология параллельной обработки".
10. Какие блоки (узлы) входят: а) в микропроцессор?; б) в микроконтроллер?; в) в микропроцессорную систему?
11. Назовите компоненты микропроцессорной системы. Что входит в состав чипсета?

Тема 8

Структура и свойства среды моделирования схем электронных устройств NI Multisim 10

8.1. Общие положения

Изучение электроники эффективно лишь тогда, когда наряду с овладением основ теории студенты в условиях проведения лабораторного эксперимента знакомятся на практике с основными характеристиками электронных элементов и узлов, осциллографом, источниками питания и измерительными приборами.

Наряду с натурными экспериментами в настоящее время широкое распространение получило компьютерное проектирование и анализ электронных схем в таких средах схемотехнического моделирования как Electronics Workbench, DesignLab, Aplac, P-Spice, Micro-Logic, LabVIEW, NI Multisim, Matlab и др.

На этапе начального освоения студентами методов проектирования и испытания моделей электронных устройств наиболее приемлемым средством является программная среда **NI Multisim 10** (в дальнейшем MS10) компании Electronics Workbench Group (входящей в корпорацию National Instruments), в библиотеке которой более 16 000 электронных компонентов, сопровождаемых аналитическими моделями, пригодными для быстрого моделирования. Особенностью среды MS10 является наличие контрольно-измерительных приборов, по внешнему виду и характеристикам приближённых к их промышленным аналогам.

Большое количество и разнообразие моделей аналоговых, цифровых или смешанных аналого-цифровых устройств, средств анализа и виртуальных приборов делает среду MS10 удобным инструментом для визуализации и демонстрации проявления многих фундаментальных явлений и процессов аналоговой и цифровой электроники. При построении сложных аналоговых и цифровых устройств используется модульный принцип: они собираются из более простых схем, состоящих из резисторов, кон-

денсаторов, диодов, транзисторов, логических элементов, операционных усилителей и цифровых микросхем.

Моделирование электронных базовых схем в электронной лаборатории и визуализация результатов в виде осциллограмм, графиков характеристик, показаний виртуальных приборов способствует лучшему пониманию принципов функционирования реальных схем управления и контроля технологическими процессами производства.

Количество и перечень лабораторных работ, которые студенты выполняют в лаборатории или в компьютерном классе, определяют электротехнические кафедры, руководствуясь типовой учебной программой дисциплины "Общая электротехника и электроника" и направлением подготовки специалистов.

Хорошая подготовка к лабораторной работе (изучение теоретического материала и выполнение расчётных заданий) — неперенное условие её эффективности, так как проведение любого эксперимента имеет смысл только в том случае, если экспериментатор отчётливо представляет себе *цель эксперимента и характер ожидаемых результатов*.

Важнейшими целями лабораторного практикума являются:

- ознакомление студентов с планированием эксперимента, приобретение навыков составления как схем испытания электронных устройств (выбор элементов и узлов, измерительных приборов, осциллографа, источников питания, установка параметров и режимов их работы), так и таблиц для занесения экспериментальных и расчётных данных;
- определение параметров и построение характеристик электронных устройств и сопоставление их с каталожными данными.

Результаты выполнения расчётного задания и заданий на эксперимент обычно заносятся в типовой бланк отчёта, состоящий из титульного листа (на котором должны быть указаны наименование кафедры, название и цель работы, фамилия студента и его номер группы), чертежей схем электронных цепей и устройств, исследуемых в лабораторной работе, таблиц для занесения результатов измерений и вычисленных параметров. В бланке отчёта должны быть предусмотрены места для выполнения расчётов, построения диаграмм, графиков экспериментально полученных зависимостей, перечня использованных в работе приборов и для выводов по работе. Выполненная в полном объёме лабораторная работа защищается на кафедре.

Работы могут выполняться студентом как самостоятельно (дома), так и в компьютерном классе электротехнической кафедры в соответствии с календарным графиком выполнения работ. Студенты могут самостоятельно или по указанию преподавателя выбрать из библиотек среды MS10 фирму-производителя, марки и параметры компонентов электронных схем.

Замечено, что при работе в компьютерном классе в среде MS10 значительные затраты времени и наибольшие затруднения у студентов вызывают:

- расчёт и установка параметров компонентов и узлов устройств;
- выбор режимов работы источников питания, измерительных приборов и осциллографа.

После установки программного обеспечения и запуска среды MS10 необходимо провести как глобальные настройки управления свойствами среды, так и настройки пользовательского интерфейса и используемых в работе компонентов и инструментария. Ориентиром в этом при выполнении индивидуальных заданий могут послужить схемные файлы электронных устройств, размещенных на сайте www.marchenko.elinf.ru.

8.2. Общие сведения о среде интерактивного проектирования электронных схем NI Multisim 10

8.2.1. Установка MS10

Скачать и установить на своём компьютере программную среду NI Multisim 10 (рис. 8.1) с ограниченным сроком использования для операционной системы MS Windows, а также скачать описание среды (Multisim™ User Guide) и её компонентов (Multisim™ Component Reference Guide) можно с сайта electronicsworkbench.com или приобрести компакт-диск с записанной программной средой MS10 в представительстве корпорации National Instruments в России (www.ni.com/russia, ni.com/multisim).




Рис. 8.1

Программную среду схемотехнического моделирования NI Multisim 10 рекомендуется установить на своём компьютере перед началом работы с учебным пособием. При установке среды MS10 в открывшемся экране выберите пункт Install Multisim 10, запускающий процесс установки. На двух следующих вставках предлагается материал для ознакомления и принятия лицензионного соглашения National Instruments

Software License Agreement и End-User Agreement for Microsoft Software. После принятия соглашения подтвердите выбор папки, например, C:\multisim.exe, куда будет установлено программное обеспечение MS10. После установки среды перезагрузите компьютер. В меню Пуск/Программы вашего компьютера появится пункт multisim.exe.

Для работать с готовыми моделями электронных устройств скачайте с сайта издательства www.dmk-press.ru либо с сайта автора www.marchenko.elinf.ru и перенесите файлы в папку **Circuit Design Suite10.1** среды MS10. После запуска среды MS10 щелкните мышью по кнопке меню **File** и в открывшемся интерфейсе пользователя — на закладке **Open** (рис. 8.2).




Рис. 8.2

В открывшемся диалоговом окне выбора программ можно выбрать любой схемный файл, и после щелчка мышью на его имени схема будет выведена на рабочее поле среды MS10.

8.2.2. Основные элементы программной среды MS10

Программная среда MS10 имеет простой и ясный пользовательский интерфейс, выполненный в традиционном для MS Windows виде, и состоит:

- из строки заголовка, расположенной в верхней части экрана (см. рис. 8.4);
- строки главного меню;
- командных строк инструментальной линейки (управляющих кнопок-пиктограмм) библиотек электронных элементов, узлов и приборов.

Пользовательский интерфейс MS10 можно изменить, выбрав в команде меню **Options** (Опции) пункт **Customize User Interface** (Настроить пользовательский интерфейс). В частности, с помощью диалогового окна **Customize** (Настройка) можно настроить систему меню и назначить горячие клавиши клавиатуры любой его команде, изменить или создать новые панели инструментов и закрепить их в любом месте.

С помощью опции **Options/Sheet Properties** (Настройка свойств листа) и её закладок **Circuit** (Схема), **Workspace** (Рабочая область), **Wiring** (Соединение), **PCB** (Печатная плата) и **Visibility** (Доступность) можно изменить свойства каждого схемного документа (листа): размер и цвет схемы, шрифт текста описания схемы, настройки печатной платы, отображение или сокрытие слоёв комментариев и другие параметры листа.

Глобальные настройки управления свойствами среды MS10 выполняются с помощью опции **Global Preferences** (Глобальные настройки) той же команды **Options** (рис. 8.3) со следующими закладками:

- **Paths** (Путь), в диалоговом окне которой можно указать путь к файлам баз данных и осуществить другие настройки;
- **Save** (Сохранить), в окне которой можно задать период автоматического сохранения и выполнить другие настройки;
- **Parts** (Компоненты), в диалоговом окне которой можно выбрать режим размещения компонентов и стандарт символов (**ANSI** или **DIN**).

Внимание! Для вывода на экран графических изображений компонентов электронных схем, наиболее приближенных к их условным графическим обозначениям, установленным российскими ГОСТ, необходимо щёлкнуть мышью на кружке стандарта **DIN** и кнопке **OK** (см. рис. 8.3). В этом же окне можно выбрать режим моделирования (**Digital Simulation Settings**): идеальная или реальная (более точная) цифровая эмуляция;

- **General** (Общее), в окне которой можно изменить конфигурацию компонентов, колеса мыши и инструментов соединения компонентов.

Кроме команды **Options**, *строка главного меню* содержит несколько команд (рис. 8.4), в каждой из которых больше десятка опций со своими закладками и кнопками. Для команд характерны как общеизвестные опции, такие как **Open**, **Save**, **Copy**, **Paste** и другие, так и опции, типичные лишь для среды MS10. Подробное описание команд, опций и моделей компонентов схем дано в меню **Help** (Помощь).

Отметим назначение отдельных меню и их опций, наиболее часто используемых при проектировании электронных схем.




Рис. 8.3




Рис. 8.4

Опции меню **File** предназначены для открытия, закрытия, сохранения и печати смоделированных электронных схем. Опции меню **Edit** (Редактирование) можно использовать для изменения объектов схем на лицевой панели или в блоке программы.

Опции команды **View** предназначены для вывода по краям рабочего поля размерных полос и точечной сетки на рабочем поле (**Show Border**, **Show Page Bounds**, **Show Grid**), пиктограмм библиотек в инструментальной линейке (**Toolbar**, рис. 8.5, первый и второй столбцы) и других пиктограмм и панелей. Так, при щелчке мышью на опции **Virtual** в инструментальной линейке библиотек добавляется панель виртуальных приборов (см. рис. 8.4, нижняя строка, слева).

В меню **Place** после щелчка мышью на опции **AText** можно вносить (с помощью кнопок клавиатуры) на рабочее поле программы текстовую информацию, в том числе на русском языке. К сожалению, кириллический шрифт не поддерживается программой MS10, и при сохранении (**Save**) схем русские буквы заменяются соответствующими символами расширенного двоично-десятичного кода EBCDIC.

В меню **Transfer** (Обмен данными) размещены опции, позволяющие экспортировать разработанные схемы устройств в другие приложения, в частности, в программу объёмного изображения **Ultiboard 10** среды **MS10**.

Посредством опций команды **Tools** (Инструменты) можно конвертировать схемы, спроектированные в средах **MS8** и **MS9**, в среду **MS10**, выводить на экран из библиотеки **MS10** (**Tools/Circuit Wizard**) средства разработки усилителей, фильтров, устройств на базе таймера **555** и выводить готовые схемы на операционном усилителе.

Опция **Analyses** в команде **Simulate** (Эмуляция) предназначена для выбора методов анализа и установки параметров моделирования (см. рис. 8.5, третий и четвёртый столбцы). Перед запуском эмуляции схемы необходимо убедиться, что в схеме есть источник энергии и заземление.




Рис. 8.5

В среду **MS10** включено множество средств анализа данных эмуляции (см. список всех функций анализа в четвёртом столбце на рис. 8.5), выбор и настройки параметров которых будут описаны при разработке схем. Результаты анализа отображаются на графиках программ **Postprocessor** и **Grapher**.

Настройки эмуляции можно изменить с помощью диалоговых окон опции **Simulate/Interactive Simulation Settings** (Эмуляция/Настройки интерактивной эмуляции). Некоторые из настроек интерактивной эмуляции приведены на рис. 8.6:

- по умолчанию установлено время окончания эмуляции через $1e+30$ с;

- шаг по времени генерируется автоматически.

При возникновении ошибок при эмуляции нужно запустить Советника эмуляции (**Simulation Error Log/Audit Trail**) (см. рис. 8.6). Типичными ошибками являются слишком малое время шага эмуляции (**Time step error**) и ошибки в сингулярной матрице (**Singular matrix**). Для исправления ошибок нужно увеличить максимальный шаг по времени (**TMAX**, см. рис. 8.6), например, с $TMAX = 1 \cdot 10^{-5}$ на $TMAX = 1 \cdot 10^{-3}$, увеличить относительный допуск ошибки (**Relative error tolerance**), изменить начальные условия и другие настройки, а при ошибке **Singular matrix** нужно уменьшить порог диагонального элемента (**PIVTOL**) и увеличить допустимый уровень заполнения (**PIVREL**), равные по умолчанию $1 \cdot 10^{-13}$.




Рис. 8.6

В среду MS10 встроен эмулятор тысяч моделей компонентов **SPICE** и эмулятор **XSPICE**, предназначенный для эффективного эмулирования цифровых компонентов, а также конструктор моделей (**Model Makers**), который автоматически сгенерирует модель на основании данных **Databook**.

Конструктор моделей запускается при редактировании компонентов из базы данных на закладке окна свойств компонента (**Model/Component Properties/(Add/Edit)/Start Model Maker**). Начальные настройки моделей не фиксированы, они соответству-

ют определённой модели. С помощью данных **Databook** можно выбрать другие численные значения.

В среде MS10 имеется три базы данных (**Tools/Database/Database Manager** — Инструменты/База данных/Проводник баз данных):

- **Master Database** (Главная база данных), содержащая компоненты, из которой можно *только* считывать информацию;
- **User Database** (Пользовательская база данных), предназначенная для хранения компонентов на персональном компьютере;
- **Corporate Database** (Корпоративная база данных), компоненты которой доступны только пользователям корпоративной сети.

Все базы данных разделяются на группы, а они, в свою очередь, на семейства. Когда пользователь выбирает компонент и размещает его на рабочее поле, создаётся новая копия. Все изменения в ней не затрагивают информацию, хранящуюся в базе данных. Параметры компонентов можно изменить и в базе данных, в любое время восстановить их в том виде, как они были записаны изначально, или добавить в неё свой разработанный компонент.

В команду **Reports** включены опции формирования таблиц с подробной информацией об элементах и приборах, включенных в исследуемую схему электронного устройства.

Опции команды **Windows** используются для быстрого размещения на рабочем поле открытых окон участков схем и спроектированных приборов.

Среда MS10 содержит функции и режимы работы для целей обучения. Эти функции включают назначение *дефектов* компонентов схемы, установку глобальных ограничений, распространяемых на все проекты, и локальных — для конкретной схемы и для вывода конкретного элемента. Назначить дефект определенному выводу установленного компонента можно на закладке **Fault** (Дефект) в диалоговом окне свойств этого элемента: **None** (Нет дефекта), **Open** (Обрыв), **Short** (Короткое замыкание), **Leakade** (Утечка).

8.2.3. Командные строки инструментальной линейки

Число выводимых на экран панелей библиотек с соответствующим набором пиктограмм компонентов в *инструментальной линейке* (см. рис. 8.4) зависит от их выбора пользователем в диалоговом окне (см. рис. 8.5, второй столбец), открываемом после щелчка мышью на кнопке **View**, наведения указателя мыши на опцию **Toolbars** и выбора панели **Components**.

Строки инструментальной линейки содержат управляющие кнопки, часть из которых используется для запуска/выключения программы (кнопка  **Run Simulation**) или её остановки (кнопка  **Pause**), а другая часть (кнопки библиотек инструментов и приборов, масштабирования и др.) — при проектировании схем.

Надо отметить, что в MS10 имеется несколько типов библиотек компонентов:

- **Family Components** — библиотеки с номинальными значениями параметров компонентов фирм-производителей;
- **Virtual Components** — библиотеки виртуальных компонентов, значения параметров которых устанавливаются пользователем;
- **Rated Virtual Components** — виртуальные компоненты с ограничениями, которые могут быть выведены из строя ("сгорят"), если в процессе моделирования схемы на них подаются сигналы с параметрами, превышающими установленные (в окне свойств каждого компонента на закладке **Value**) пользователем допустимые значения;
- **3D Virtual Parts** — трёхмерные (3D) виртуальные компоненты.

После щелчка мышью на одной из 17 пиктограмм панели компонентов фирм-производителей (рис. 8.7, вверху и таблица 8.1) в открывшемся окне пользователь выбирает в меню **Group** нужную ему библиотеку компонентов, например, библиотеку **Basic**, а в открывшемся окне (см. левый столбец внизу), например, компонент **Resistor** (Резистор). Во втором столбце необходимо щёлкнуть мышью на значении требуемого сопротивления (например, 1k → 1 кОм), выбрать его модель (тип), процент отклонения от номинального значения и щёлкнуть мышью на кнопке **OK**.




Рис. 8.7

Графическое изображение компонента (см. окно в третьем столбце вверху на рис. 8.7) как бы закрепляется за курсором мыши и после щелчка мышью в любой точке рабочего поля среды MS10 переносится на экран. После двойного щелчка мышью на изображении компонента на рабочем поле MS10 в открывшемся окне-закладке можно установить другие параметры компонента, например, температуру испытания, или принять параметры, установленные по умолчанию. Однако задать произвольное значение основного параметра (1k) резистора нельзя; нужно заменить этот резистор на другой (опция **Replace**) и выбрать сопротивление из шкалы номиналов (см. рис. 8.7).

Таблица 8.1

1. Source → Источники энергии	10. Indicator → Индикаторные устройства
2. Basic → Базисные компоненты	11. Power → Силовые устройства
3. Diode → Диоды	12. Miscellaneous → Компоненты смешанного типа
4. Transistors → Биполярные и полевые транзисторы	13. Advanced Peripherals → Периферийные устройства
5. Analog → Аналоговые микросхемы	14. RF → Радиоэлементы
6. TTL → Логические микросхемы семейства TTL	15. Electromechanical → Электромеханические устройства
7. CMOS → КМОП-микросхемы	16. MCU Modul → Функциональные узлы цифровой электроники
8. Misc digital → Цифровые микросхемы	17. Herarchical Block → Блок-схемы
9. Mixed → Аналого-цифровые и цифро-аналоговые преобразователи	

Использование этих библиотек целесообразно на завершающем этапе разработки и испытания схем электронных устройств с формированием таблиц с параметрами компонентов фирм-производителей.

На начальном этапе изучения основ электроники при сборке и испытании схем базовых узлов и исследовании влияния параметров компонентов на получаемые характеристики устройств удобны *библиотеки виртуальных компонентов* (рис. 8.8, верхняя строка), выводимые в инструментальную линейку после щелчка мышью на кнопке меню **View**, выбора опции **Toolbars** и щелчка мышью на закладке **Virtual**.




Рис. 8.8

На выведенной панели **Virtual** размещены следующие виртуальные библиотеки и входящие в них компоненты и устройства:

1. **Analog Components** → Аналоговые микросхемы: компаратор, операционные усилители с тремя и с пятью выводами;
2. **Basic Components** → Базовые компоненты: конденсатор, индуктивные элементы, трансформаторы, потенциометр, реле, резистор, конденсатор с переменной ёмкостью, индуктивная катушка с переменной индуктивностью и др.;
3. **Diod Components** → Диоды и стабилитроны;
4. **Transistor Components** → Транзисторы биполярные и полевые;
5. **Measurement Components** → Измерительные приборы: амперметры, вольтметры, световые индикаторы;
6. **Miscellaneous Components** → Устройства смешанного типа: таймер 555, выключатели, предохранители, лампа накаливания, двигатель постоянного тока, семисегментовые индикаторы;
7. **Power Source Components** → Источники напряжения, трехфазные генераторы, источники питания цифровых устройств, заземление;
8. **Rated Virtual Components** → Виртуальные компоненты с ограничениями параметров и с выбором скорости выхода из строя при превышении установленных параметров (**Animation Delay Factor** → Множитель задержки для анимации; параметр не имеет отношение к процессам реального времени): транзисторы, конденсатор, диод, катушка индуктивности, двигатель постоянного тока, реле трёх типов, резистор;
9. **Signal Source Components** → Генераторы: синусоидального напряжения и тока, амплитудно-модулированных сигналов (тока и напряжения), тока и напряжения специальных форм (в виде меандра, прямоугольных, экспоненциальных и линейно нарастающих импульсов).

8.2.4. Измерительные приборы, источники питания и устройства визуализации

Справа от рабочего окна (поля) программы MS10 после щелчков мышью на пиктограммах команд **Simulate/Instruments** выводится вертикальная линейка кнопок-пиктограмм источников питания, измерительных приборов и осциллографов (рис. 8.9).

Для подключения прибора к схеме нужно щелкнуть мышью на пиктограмме прибора, затем на рабочем поле программы MS10 и подключить выводы прибора к узлам схемы. Некоторые приборы нужно заземлить (подключить к общей точке), иначе их показания будут неверными. Расширенное изображение прибора выводится на рабочее поле после двойного щелчка мышью на его уменьшенном изображении или после выполнения команд **Tools/Zoom**. Закрыть увеличенное окно прибора можно щелчком мыши на кнопке **Close**, расположенной в правом верхнем углу окна.




Рис. 8.9

8.3. Технология сборки схем

Процесс создания схем испытания электронных узлов и устройств, описанных в темах 1...7, начинается с "переноса" и размещения на рабочем поле среды MS10 нужных компонентов и приборов из её библиотек и последующего их соединения "проводниками" между собой. Библиотека раскрывается после щелчка мышью на её пиктограмме.

Процесс "перетаскивания" на рабочее поле номинированного компонента был описан в п. 8.2. Чтобы "*перетащить*" виртуальный компонент или прибор на рабочее поле, нужно поместить указатель (курсор) мыши на изображение компонента и щел-

кнуть левой клавишей. Затем выбрать место на рабочем поле и щелкнуть мышью. Для *перемещения* компонента в другое место рабочего поля необходимо нажать левую клавишу мыши на его изображении и, не отпуская клавишу, передвинуть компонент в нужное место. Для *более точного расположения* элемента или прибора его нужно выделить, а затем переместить, нажимая на соответствующие клавиатурные клавиши (со стрелками) управления курсором.

Для *соединения выводов (зажимов)* элементов и/или приборов нужно подвести курсор мыши к концу требуемого вывода (при этом указатель (стрелка) мыши преобразуется в небольшой кружок-точку), щелкнуть левой клавишей (или нажать левую клавишу) и перемещать тянувшуюся за курсором линию к требуемому выводу другого компонента до появления на его конце точки (рис. 8.10, а). После щелчка на точке мышью два вывода будут соединены линией ("проводником"). Аналогично можно соединить любой вывод элемента (прибора) с любым проводником, на котором появляется (при соединении) точка.




Рис. 8.10

Следует отметить, что прокладка соединительных проводников производится автоматически, причём препятствия — компоненты и другие проводники — огибаются по ортогональным направлениям (по горизонтали или по вертикали). Если необходимо переместить отдельный сегмент проводника, к нему подводится курсор мыши, нажимается левая клавиша и, после выделения проводника, производится нужное перемещение.

Для *разрыва проводника* нужно подвести курсор мыши к требуемому выводу компонента до появления крестика, щелкнуть мышью на крестике, а затем щелкнуть два раза на свободном пространстве поля. В этом месте на конце отсоединённого проводника появится точка, используя которую в дальнейшем можно соединить этот проводник с другим выводом любого компонента или с другим проводником. С другой стороны, если подвести курсор к концу вывода, щелкнуть мышью на появившемся крестике, подвести курсор к другому выводу и щелкнуть на нём, то получим новое присоединение этого вывода.

Чтобы *удалить* проводник, нужно щелкнуть на нём правой клавишей мыши (на концах соединений этого проводника появятся квадратики), и в открывшемся окне щелкнуть левой клавишей мыши на опции **Delete** (см. рис. 8.10, б) или нажать на клавиатурную клавишу **Del**. В этом же окне размещены опции выбора цвета проводника (**Segment Color**) и выбора шрифта (**Font**) его номера. Если выбрать *синий* и *красный* цвета проводов, подходящих к входам осциллографа, логического анализатора и др., то графики кривых на экранах указанных приборов окрашиваются в заданные цвета.

Выделенную мышью *группу компонентов* с нажатой левой клавишей можно перемещать и удалять аналогично перемещению и удалению одного элемента. Для выделения всей схемы (кадра) нужно щелкнуть мышью на опции **Select All** в меню **Edit**.

Для *поворота компонента*, например на 90° , его нужно выделить и нажать (одновременно) клавиатурные клавиши **Ctrl+R**.

Для *установки* требуемых параметров элемента или прибора нужно навести на его изображение курсор мыши и щелкнуть два раза левой клавишей. В появившемся окне (рис. 8.11, а) можно изменить (с помощью закладки **Value**) значения параметров прибора (в данном примере диода VD1), его буквенное обозначение (закладка **Label**), после чего нужно подтвердить (нажать кнопку **OK**) или отменить (**Cancel**) выбранные значения (установку) параметров.

Label	Display	Value	Pins	Variant	User Fields
Animation Delay Factor:		5			
Reverse Breakdown Voltage:		50	V		
Current at Breakdown Voltage:		1	mA		
Saturation Current:		1e-014	A		
Transit Time [sec]:		5e-009			

VD1



50 V

Replace
OK
Cancel
Info
Help

а)

	Cut	Ctrl+X
	Copy	Ctrl+C
	Paste	Ctrl+V
	Delete	Delete
	Flip Horizontal	Alt+X
	Flip Vertical	Alt+Y
	90 Clockwise	Ctrl+R
	90 CounterCW	Ctrl+Shift+R
Bus Vector Connect...		
	Replace by Hierarchical Block	Ctrl+Shift+H
	Replace by Subcircuit	Ctrl+Shift+B
Replace Components...		
Save Component to DB...		
Change Color...		
Font...		

б)

Рис. 8.11

Чтобы *изменить цвет* компонента, нужно навести курсор мыши и щелкнуть на изображении компонента правой клавишей. В появившемся окне (рис. 8.11, б), щелкая мышью на соответствующих закладках, в открывающихся окнах можно выбрать

цвет (**Change Color**) компонента, вырезать (**Cut**) или удалить (**Delete**) его, выполнить другие операции, относящиеся к этому компоненту.

Предусмотрена возможность изменения параметров *интерактивных* компонентов, управляемых буквенными или цифровыми клавиатурными клавишами (*английский шрифт*). Так, для изменения сопротивления потенциометра **R1** нужно кратковременно нажимать на назначенную в закладке **Key** клавишу **A** (рис. 8.12). При этом дискретно уменьшается (в данном случае на 5%) значение сопротивления предварительно выделенного (см. пунктирную рамку на рис. 8.12) потенциометра. При одновременном нажатии клавиш **Shift+A** сопротивление потенциометра **R1** увеличивается.




Рис. 8.12

Изменение параметров приведенных на рис. 8.12 компонентов можно также с помощью движков, которые всплывают при подведении указателя мыши к надписи **Key**: при перемещении мышью движка влево/вправо уменьшается/увеличивается значение параметра (ёмкости C_1 , индуктивности L_1 , сопротивления R_1) соответствующего компонента.

Таким образом, как в реальном эксперименте, параметры компонентов схемы можно изменять, не прерывая процесс моделирования и наблюдения за изменениями параметров (по показаниям приборов) и кривых зависимостей электрических величин от времени на экране осциллографа.

Примечание

Для функционирования буквенных и цифровых клавиатурных клавиш (**A, B, C, ... , Z; 1, 2, ... , 9**) нужно щёлкнуть мышью на свободном участке рабочего поля среды MS10 для закрытия активных окон приборов и осциллографа.

Для *управления* измерительными приборами, осциллографом и *снятия* показаний необходимо навести курсор мыши на изображение соответствующего прибора и щёлкнуть два раза левой клавишей мыши. Появится увеличенное изображение панели прибора с закладками установки параметров и режимов его работы. С помощью визирных линий (визиров), расположенных слева и справа в окне осциллографа или плоттера, можно получить координаты точек на снимаемых временных, частотных или вольт-амперных характеристиках электронных устройств.

Примеры установки параметров компонентов и приборов будут даны при их включении в схемы электронных устройств.

Тема 9

Моделирование схем аналоговых электронных устройств

9.1. Полупроводниковые диод, стабилитрон и тиристор

Исследование ВАХ диода VD, стабилитрона VC и тиристора VS может быть проведено с помощью схемы (рис. 9.1). Она состоит:

- из источников постоянного E1 и синусоидального E2 напряжения с защитным потенциометром R1 для ограничения тока при пробоях полупроводниковых приборов, установки его номинального значения, а также для изменения тока, протекающего через исследуемый прибор;
- генератора E3 прямоугольных импульсов с регулируемым временем задержки импульсов t_z (задано $t_z = 1$ мс) и периодом T (задан $T = 10$ мс);
- вольтметра V1 и амперметра A1;
- двухканального осциллографа XSC1;
- управляемых клавиатурными клавишами ключей Q, A, B и C для поочередного подключения источников напряжения E1 и E2 к схеме и исследуемых полупроводниковых приборов VD, VC и VS;
- переключателей с программируемым временем переключения RL1 и RL2 для установки задержки и продолжительности вывода результатов моделирования на экран осциллографа;
- источника напряжения, управляемого током INUT, используемого в качестве датчика тока.

Для снятия вольт-амперных характеристик (ВАХ) полупроводниковых приборов необходимо задавать значения ЭДС источника E1 при $R_1 = const$ (или изменять сопротивление потенциометра R1 при $E_1 = const$) и заносить значения напряжения $\pm U_a$ и токов I_{np} и $I_{обр}$ в составленные пользователем таблицы. С этой целью, следуя индивидуальному заданию, нужно заменить марки диода, стабилитрона и тиристора на типы (марки), указанные в задании, установить параметры компонентов в диалоговых окнах, выводимых на экран дисплея после двойного щелчка мышью на их изоб-

ражениях, установить параметры источников питания, выбрать режимы работы измерительных приборов и осциллографа.




Рис. 9.1

Измерение обратной ветви ВАХ диода рекомендуется проводить при изменении напряжения на его аноде от $-1,1 U_{обр.max}$ до 0, а прямой ветви (в том числе и стабилитрона) — от 0 до $U_{np} = 0,75 \dots 1$ В. Задать значение прямого тока, например $I_{np} = 50 \dots 500$ мА при $U_{np} = 0,75$ В, можно посредством изменения сопротивления потенциометра R1.

Снять характеристики диода и стабилитрона можно также с помощью прибора **IV Analyzer** (Построителя ВАХ диодов и транзисторов), подключая соответствующие выводы компонентов к его входам (рис. 9.2) и задавая предельные значения входных напряжения и тока в закладке, открываемой командой **Sim. Param** (Simulate Parameters). Установленные пределы при моделировании автоматически увеличиваются на 10...20%.

На рис. 9.2 визирная линия (визир) установлена в положение, при котором напряжение на диоде $U_{np} \approx 1$ В, равное принятой при моделировании диода типа **1N3064** в среде MS10 контактной разности потенциалов (**Junction potential** $VJ = 1$ В). Значение прямого тока $I_{np} \approx 23,31$ мА при $U_{np} \approx 1$ В (см. рис. 9.2, внизу) определено по выражению принятой в среде MS10 математической модели прямой ветви ВАХ диода.

Для вывода на экран набора параметров модели номинированного компонента, например, диода типа **1N3064**, нужно два раза щелкнуть мышью на его изображении и в появившемся диалоговом окне выбрать опцию **Value** и закладку **Edit Model**. В выведенной строке модели диода **1N3064** записаны следующие параметры (рис. 9.3):

- $I_s = 0.1p$ (обратный ток $I_{обр} = 0,1 \cdot 10^{-12}$ А);
- $R_s = 4$ (омическое сопротивление $R_{пр.дин} = 4$ Ом);
- $CJO = 1p$ (барьерная ёмкость при нулевом смещении на $p-n$ -переходе $C_{бар} = 1 \cdot 10^{-12}$ Ф);
- $Tt = 8n$ (допустимое время переключения $t_{пер} = 8 \cdot 10^{-9}$ с);




Рис. 9.2

- $V_b = 100$ (напряжение пробоя $U_{обр. max} = -100$ В);
- $I_{bv} = 0.1\text{p}$ (начальный ток пробоя при напряжении $U_{обр. max}$, равный $0,1 \cdot 10^{-12}$ А).

Примечание

Развёрнутые названия выводимых параметров номинированных компонентов можно найти в описании компонентов программной среды MS10 (**Multisim™ Component Reference Guide**).

Значения перечисленных выше параметров компонента могут быть изменены и записаны как в паспорт данного компонента (**Change Part Model**), так и в паспорта всех аналогичных компонентов (**Change All Models**) (см. рис. 9.3, внизу). Исходные значения параметров восстанавливаются после щелчка мышью на кнопке команды **Restore**.

Для моделирования обратной и прямой ветвей ВАХ диода установим пределы напряжения $[-110\text{ В}, 10\text{ В}]$. Окно с результатами моделирования ВАХ диода 1N3064 приведено на рис. 9.4. Перемещая визирную линию в окне, замечаем, что пробой диода происходит при $U_{обр. max} \approx -100\text{ В}$.

Основные параметры виртуального стабилитрона VC (см. схему на рис. 9.1) можно изменить с помощью диалогового окна, приведенного на рис. 9.5. Для снятия ВАХ обратной ветви стабилитрона рекомендуется установить ЭДС $E_1 \approx 2U_{cm} = 12\text{ В}$, сопротивление потенциометра $R_1 = U_{cm}/I_{cm} \approx 250\text{ Ом}$, где $U_{cm.min} = 5,68\text{ В}$, $I_{cm} = 0,02\text{ А}$.

Окно с результатами моделирования ВАХ стабилитрона с помощью характеристикиографа представлено на рис. 9.6. Для ограничения тока на участке прямой ветви и на участке лавинного пробоя последовательно со стабилитроном VC1 включен резистор с сопротивлением $R_3 = 3\text{ Ом}$.




Рис. 9.3




Рис. 9.4

ZENER_VIRTUAL

Label	Display	Value	Fault	Pins	Variant	User Fields
Breakdown Voltage:		5.68			V	
Напряжение пробоя						
$U_{cm.min} = 5.68 \text{ В}$						
Breakdown Current:		20			mA	
Ток при $U_{cm.min}$						
$I_{cm.min} = 20 \text{ mA}$						
Saturation Current:		1			pA	
Ток насыщения						
$I_0 = 1.0 \cdot 10^{-12} \text{ пA}$						
Forward Emission Coefficient:		1				
Коэффициент инжекции $N = 1$						

Рис. 9.5




Рис. 9.6

Значения параметров номинированного тиристора VS типа 2N2573 приведены в окне рис. 9.7, где:

- $VDRM = 2.5e+1$ (напряжение отпирания $U_{om} = 25 \text{ В}$);
- $IDRM = 1e-5$ (обратный ток $I_0 = 10 \text{ мкA}$);
- $ITM = 2e+1$ (допустимый ток анода $I_{a.max} = 20 \text{ A}$);
- $VTM = 1.1e+0$ (напряжение на открытом тиристоре $U_{np} = 1,1 \text{ В}$);
- $IH = 1e-2$ (ток удержания $I_{y0} = 10 \text{ mA}$);

Label	Display	Value	Fault	Pins	Variant	User Fields
Value:		2N2573				
Footprint:		CASE61-03				
Manufacturer:		Generic				
						Edit Component in DB
						Save Component to DB
Edit Model .model scr1 scr(VDRM =2.500e+001 IDRM =1.000e-005 ITM =2.000e+001 VTM =1.100e+000 + IH =1.000e-002 VGT=7.000e-001 IGT =4.000e-002)						Edit Footprint
						Edit Model
Replace		OK		Cancel		Info Help

Рис. 9.7

- $VGT = 7e-1$ (напряжение $U_y = 0,7$ В на открытом тиристоре);
- $IGT = 4e-2$ (ток управляющего электрода $I_y = 40$ мА).

При определении напряжения отпирания динистора (тиристора при напряжении $U_y = 0$) нужно принять ЭДС $E_1 = 40 \dots 50$ В.

Автоматизировать процесс снятия ВАХ пассивного или активного компонента можно с помощью осциллографа, работающего в режиме характериографа (в режиме В/А или А/В, где А и В — каналы осциллографа), подключив (с помощью клавиатурной клавиши Q) к входу цепи источник синусоидального напряжения E2. При этом источник E2 обеспечивает протекание различных значений тока через компонент, а график ВАХ изображается непосредственно на экране осциллографа или на экране прибора Grapher (его кнопка-пиктограмма  размещена в командной строке среды MS10).

Наиболее эффективно использование осциллографа в режиме Y/T для наблюдения за характером протекания электрических процессов в цепях с полупроводниковыми приборами и измерения посредством визирных линий координат точек осциллографических кривых электрических величин.

Так, анализируя осциллограммы тока i_a и напряжения u_a (рис. 9.8. а), замечаем, что при подключении к источнику синусоидального напряжения E1 ветви с диодом VD ток анода i_a протекает через диод только при положительной полуволне напряжения u_a на его аноде, а при подключении ветви со стабилитроном VC последний пропускает ток при обратном напряжении, значение которого больше напряжения пробоя $U_{cm.min} = 5,68$ В (рис. 9.8. б).

Результаты моделирования процесса изменения формы тока тиристора при разных углах его отпирания (разных временах задержки управляющего импульса t_3 по отношению к началу нарастания анодного синусоидального напряжения с периодом $T = 20$ мс: при $t_3 = 1$ мс (окно а), $t_3 = 5$ мс (окно б) и $t_3 = 8$ мс (окно в)) со значениями параметров компонентов схемы испытания приведены на рис. 9.9. Выведенные в среднем окне цифры (ниже осциллограмм тока и напряжения на рис. 9.9, а) есть координаты

наты точек осциллограмм, в которых их пересекают визирные линии. Кнопки и поля, расположенные внизу окна осциллографа, служат для выбора режимов работы каналов А и В ввода сигналов, смещения графиков кривых зависимостей по осям X и Y, а также установки масштабов как горизонтальной развертки лучей, так и усиления входных сигналов.





Рис. 9.8


9.2. Однофазные полупроводниковые выпрямители

Исследование моделей бестрансформаторных однофазных полупроводниковых выпрямителей можно провести с помощью схемы (рис. 9.10, а), содержащей:

- два источника синусоидального напряжения E_1 и E_2 с ЭДС $E_m = 14,14$ В ($E_1 = E_2 = 10$ В) и частотой 50 Гц;
- источник напряжения, управляемого током $INUT$, используемого в качестве датчика тока;
- мостовую схему выпрямления, собранную из четырёх диодов $VD1...VD4$ для формирования неуправляемого двухполупериодного или однополупериодного (при удалении провода 1) выпрямителей;
- мостовую схему, собранную из двух диодов $VD5$ и $VD6$ и двух тиристоров $VS1$ и $VS2$, управляющие запаздывающие прямоугольные импульсы для отпирания которых создаются источником E_3 . Если удалить провод 2 в мостовой схеме с тиристорами, двухполупериодный управляемый выпрямитель преобразуется в однополупериодный;
- реактивные элементы $C1$, L и $C2$ для сборки с помощью ключей А и В как одноэлементных L - и C -фильтров, так и $Г$ - и $П$ -образных сглаживающих фильтров;



а)



б)

в)

Рис. 9.9

- активную нагрузку (резистор) R_2 ;
- переключатель Q для поочередного подключения мостовых схем к нагрузке R_2 без сглаживающего фильтра (переключатель W в верхнем положении) или с фильтром (переключателя W в нижнем положении);
- вольтметр $V1$ и амперметр $A1$;
- двухканальный осциллограф $XSC1$.




Рис. 9.10

Схема позволяет снять и построить ВАХ $U(I)$, где U и I — показания приборов **V1** и **A1** в режиме постоянного/переменного (DC/AC) тока при изменении сопротивления резистора **R2** (соответствующем изменению тока $I = 0; 0,5; 0,75; 1,0$ и $1,1 I_{ном}$ при заданном токе $I_{ном} = 0,05...0,5$ А) неуправляемого одно- и двухполупериодного выпрямителей, вести наблюдение за характером изменения напряжения/тока на нагрузке при подключении фильтров. Параметры элементов фильтра L , $C1$ и $C2$ должны быть заданы в индивидуальном задании.

По занесенным данным в составленные студентом таблицы можно определить коэффициенты пульсации q_n и сглаживания k_c напряжения на нагрузке неуправляемых выпрямителей при различных типах фильтров.

По результатам испытания управляемых выпрямителей для номинального тока (для схемы рис. 9.10, а можно принять $R_2 = 100$ Ом) может быть построена его управляющая характеристика $I(t_s)$, где $t_s = 0; 0,2; 0,4; 0,6; 0,8; 1,0 T$ — время задержки управляющего импульса; $T = 1/f$ — период ЭДС **E3**.

К качестве примера на рис. 9.10, б приведена осциллограмма напряжения $u_n(t)$ на нагрузке двухполупериодного неуправляемого выпрямителя без фильтра при $R_2 = 100$ Ом (переключатель **Q** в левом положении, а переключатель **W** — в верхнем; ключи **A** и **B** разомкнуты), записанная с помощью прибора **Grapher View** (меню **View/Grapher**), а на рис. 9.10, в — осциллограмма $u_n(t)$ того же выпрямителя с одноэлементным C -фильт-

ром (ключ **В** замкнут) при $C_2 = 33 \text{ мкФ}$, из сравнения которых следует, что благодаря C -фильтру напряжение u_n при закрытых тиристорах не снижается до нуля.

Уменьшение коэффициента пульсаций напряжения u_n на нагрузке особенно заметно при работе с фильтром однополупериодного неуправляемого, а также управляемого выпрямителей. Для иллюстрации этого положения на рис. 9.11, *а, б* приведены осциллограммы напряжения однополупериодного неуправляемого выпрямителя без фильтра и с Π -образным фильтром (ключи **А** и **В** замкнуты; переключатель **Q** в левом положении, а переключатель **W** — в нижнем; $C_1 = C_2 = 200 \text{ мкФ}$, $L = 200 \text{ мГн}$; $R_2 = 100 \text{ Ом}$), а на рис. 9.11, *в, г* — осциллограммы u_n двухполупериодного управляемого выпрямителя без фильтра и с Γ -образным фильтром (ключ **А** замкнут, переключатель **Q** в правом положении, а переключатель **W** — в нижнем; $C_1 = 250 \text{ мкФ}$; $L = 200 \text{ мГн}$; $R_2 = 100 \text{ Ом}$; $t_3 = 4 \text{ мс}$).





Рис. 9.11

9.3. Биполярные и полевые транзисторы


Входные и выходные вольт-амперные характеристики транзисторов обычно снимают на постоянном токе (по точкам) или с помощью специальных приборов — харак-

териографов, позволяющих избежать сильного нагрева приборов. Полученные ВАХ используют для расчета цепей смещения и стабилизации режимов работы, расчёта конечных состояний ключевых схем (режима отсечки, насыщения).

Снять ВАХ биполярных с общим эмиттером (с ОЭ) и полевых с общим истоком (с ОИ) транзисторов можно с помощью схемы рис. 9.12, а, которая содержит:



а)



б)

Рис. 9.12

- два источника постоянного напряжения E1 и E2, к одному из которых с помощью переключателя A подключается коллектор биполярного или сток полевого транзистора. Выбор источника питания зависит от знака полярности коллектора транзистора в схеме с ОЭ (с ОИ) (см. рис. 9.12, б);
- два источника E3 и E4 для включения с помощью переключателя B одного из них в цепь базы (затвора) соответствующего транзистора;
- два потенциометра R1 и R2, два амперметра A1 и A2 и два вольтметра V1 и V2 для задания токов и измерения токов и напряжений на электродах исследуемого транзистора.

Входные характеристики $I_B(U_B)$ при $U_{KЭ} = \text{const}$ биполярных транзисторов, включенных по схеме с ОЭ, имеют вид, аналогичный характеристикам диодов: ток базы экспоненциально возрастает с увеличением напряжения база-эмиттер при заданном напряжении на коллекторе. Ввиду малого значения тока затвора I_3 полевых транзисторов, включенных по схеме с ОИ, их входные ВАХ, как правило, не снимают.

Как отмечалось, выходные характеристики биполярных транзисторов $I_K(U_K)$ при $I_B = \text{const}$, включенных по схеме с ОЭ, определяют зависимость выходного тока коллектора от напряжения между коллектором и эмиттером при заданных значениях тока базы, а выходные характеристики полевых транзисторов $I_C(U_C)$ при $U_3 = \text{const}$, включенных по схеме с ОИ, определяют зависимость тока стока от напряжения между стоком и истоком при фиксированном напряжении затвора.

В библиотеке компонентов среды MS10 имеется большое количество моделей номинированных импортных транзисторов, отечественные аналоги которых можно найти в справочниках [10, 15]. Например, аналогом импортного транзистора типа **IRFL710** является отечественный транзистор типа КП731А, транзистора **2N3906** — транзистор КТ6136А, транзистора **2N2222А** — транзистор КТ3117Б и т. д. Приведенные на рис. 9.12, б типы транзисторов в соответствии с индивидуальным заданием могут быть заменены на другие после двойного щелчка мышью на соответствующем изображении прибора и на закладке **Replace Components**.

Кроме того, используя закладки **Edit Model** в диалоговых окнах свойств компонентов библиотеки виртуальных транзисторов, можно создать библиотеку отечественных транзисторов или библиотеку транзисторов с параметрами, заданными пользователем.

В качестве примера на рис. 9.13 приведено диалоговое окно параметров модели биполярного транзистора **2N2222А**, а в табл. 9.1 — некоторые параметры (всего их 41) и их обозначения, принятые в среде MS10 и в п. 1.4.

Т а б л и ц а 9.1

Наименование параметра	Обозначение и значение параметра в MS10	Обозначение и значение параметра в п. 1.4
Обратный ток коллекторного перехода	IS = 0,2046 pA	$I_{K0} = 0,2046 \text{ пА}$
Идеальный максимальный коэффициент усиления тока в схеме с ОЭ	BF = 296,5	$h_{21Э} = \beta = 296,5$
Напряжение, близкое к максимальному напряжению коллектора	VAF = 10 V	$U_{K,max} = 10 \text{ В}$
Обратный ток эмиттерного перехода	ISE = 0,1451 pA	$I_{Э0} = 0,1451 \text{ пА}$
Максимальный ток коллектора	IKF = 77,25 mA	$I_{K,max} = 77,25 \text{ мА}$
Объёмное сопротивление базы	RB = 4 Ω	$R_B = 4 \text{ Ом}$
Объёмное сопротивление эмиттера	RE = 85,73 mΩ	$R_Э = 85,73 \text{ мОм}$
Объёмное сопротивление коллектора	RC = 0,4286 Ω	$R_K = 0,4283 \text{ Ом}$
Контактная разность потенциалов перехода база-эмиттер	VJE = 0,95 V	$E_{БЭ} = 0,95 \text{ В}$

Наименование параметра	Обозначение и значение параметра в MS10	Обозначение и значение параметра в п. 1.4
Контактная разность потенциалов перехода база-коллектор	VJC = 0,4 V	$E_{БК} = 0,4 \text{ В}$
Ёмкость эмиттерного перехода при нулевом напряжении	CJE = 11 pF	$C_3 = 11 \text{ пФ}$
Ёмкость коллекторного перехода при нулевом напряжении	CJC = 32 pF	$C_K = 32 \text{ пФ}$
Время переноса заряда через базу	TF = 0,3 nsec	$t_{пер} = 0,3 \text{ нс}$




Рис. 9.13

Предельные значения электрических параметров компонента выводятся в диалоговом окне после щелчка мышью на закладке **Edit Component in BD** в окне свойств компонента. При выборе типа компонента целесообразно использовать подобные окна, которые открываются после щелчка мышью на закладке **Detail Report**.

Снять семейство выходных характеристик биполярных транзисторов в схеме с ОЭ или полевых транзисторов в схеме с ОИ, рассмотренных в п. 1.4, можно с помощью характеристикиста **IV Analyzer**, подключая соответствующие выводы транзисторов к его входам (рис. 9.14).

Границы изменения напряжения на коллекторе U_K (V_{ce}), тока базы I_B (I_b) и числа фиксированных уровней тока базы (**Num steps**) можно установить в диалоговом окне (рис. 9.15), открываемом после щелчка мышью на заставке **Sim_Param**.




Рис. 9.14




Рис. 9.15

Если щелкнуть мышью вначале в поле семейства ВАХ транзистора (см. рис. 9.14), а затем в открывшемся окне (рис. 9.16, а) на закладках **Hide Select Marks** (Выделение ВАХ маркерами) и **Select Trace ID** (Выбор ВАХ $I_K(U_K)$ из семейства выходных характеристик по заданному току базы, см. рис. 9.16, б), то при щелчке мышью на кнопке **OK** и закрытии окон выбранная ВАХ будет выделена треугольными маркерами (см. рис. 9.14), а при движении визира внизу рисунка выводятся координаты точек (значения напряжения U_K и тока I_K) выделенной ВАХ, в которых их пересекает визирная линия. Значение тока базы выводится в левом нижнем углу рисунка.

Записав координаты двух точек ВАХ при двух фиксированных положениях визира на линейном участке характеристики (например, при заданном токе $I_{B1} = 0,74$ mA, $U_{K1} = 1,5$ В и $I_{K1} \approx 74,13$ mA, а при $U_{K2} = 2$ В, $I_{K2} \approx 77,58$ mA), вычислим выходное динамическое сопротивление транзистора

$$R_{\text{вых}} = \Delta U_K / \Delta I_K = 0,5 / 0,00345 \approx 145 \text{ Ом},$$

а записав при фиксированном напряжении на коллекторе (например, $U_K = 1,5$ В) два значения тока коллектора при двух значениях тока базы (например, $I_{K1} = 74,13$ мА при $I_{B1} = 0,74$ мА и $I_{K2} = 90,09$ мА при $I_{B2} = 0,97$ мА) найдём коэффициент передачи тока транзистора в схеме с ОЭ по формуле:

$$h_{21Э} = \Delta I_K / \Delta I_B = 15,96 / 0,23 \approx 69,4.$$




Рис. 9.16

На рис. 9.17 представлено семейство ВАХ модели полевого транзистора 2N3823 ($U_{C,max} = 100$ В; напряжение отсечки $U_{30} = -3,3$ В) с управляющим затвором типа $p-n$ -перехода и с каналом n -типа, снятое с помощью характеристикографа IV Analyzer при изменении напряжения сток-исток U_{CH} (V_{ds}) от 0 до 20 В, напряжения затвор-исток U_{3H} (V_{gs}) от -3,5 до 0,5 В и числе фиксированных уровней напряжения затвора $N = 6$.




Рис. 9.17

Переместим визир в окне характеристикографа в положение, при котором напряжение стока $U_C = 10$ В, и запишем значения тока стока при двух напряжениях затвора транзистора, например, при $U_3 = -0,3$ В ток стока $I_C = 10,87$ мА, а при $U_3 = -1,13$ В

ток $I_C = 5,86$ мА. Тогда крутизна управляющей стоко-затворной характеристики $I_C(U_3)$ транзистора при $U_C = 10$ В равна

$$S = \Delta I_C / \Delta U_3 \approx 0,5 / 0,8 = 6,25 \text{ мА/В.}$$

Подобным образом с помощью характериографа **IV Analyzer** можно снять ВАХ и определить параметры биполярных и полевых транзисторов **2N2222A**, **2N3906**, **2N4381**, **IRF710**, **IRFL9014**, а также ВАХ других моделей транзисторов, записанных в библиотеке транзисторов среды **MS10**, учитывая знаки полярности их электродов (см. рис. 9.12, б) при установке границ изменения напряжений стока и затвора.

9.4. Простейшие транзисторные усилители

9.4.1. Усилитель на биполярном транзисторе с ОЭ

Схема простейшего усилителя на биполярном транзисторе **VT1** с ОЭ (типа **2N3906**) с потенциометрами **R1** и **Rk**, постоянными резисторами **Rs**, **Re** и **Rn**, конденсаторами **C1...C3** и переключателями **A** и **B** приведена на рис. 9.18. Параметры транзистора даны в таблице 9.2. В качестве источника питания использован генератор постоянного напряжения **E2**, а в качестве источника входного сигнала — генератор синусоидального напряжения **E1**.




Рис. 9.18

Для визуализации результатов испытания в схему включены амперметры **A1** и **A2**, вольтметры **V1** и **V2**, двухканальный осциллограф **XSC2** и плоттер **XBP1** (для построения АЧХ и ФЧХ усилителя).

Как отмечалось, в усилителе с ОЭ эмиттер является общим электродом для входной и выходной цепей. Входное напряжение $u_{вх}$ от источника усиливаемого сигнала E_1 подаётся на усилительный каскад через разделительный конденсатор C_1 . Выходной сигнал $u_{вых}$ через конденсатор C_2 снимается между коллектором транзистора VT_1 и общей точкой 0.

Т а б л и ц а 9.2

Тип транзистора	$U_{K.max}$ ($U_{C.max}$), В	$I_{K.max}$ ($I_{C.max}$), А	$h_{21э}$	S , мА/В	$U_{Э0}(U_{3.пор})$, В	f_{max} , МГц	$R_K(R_C)$, Ом	$P_K(P_C)$, Вт
2N3906	40	0,2	30...300	-	-	250	2,5	0,625
2N4381	-25	0,012	-	-	1,8	-	1,0	-
IRFL9014	-60	-1,8	-	1300	-3,88	-	0,5	3,1
IRF710	400	1,1	-	1000	3,8	-	3,6	36

Для получения протяжённого линейного участка переходной характеристики усилителя по току $I_K(I_B)$ или по напряжению $U_K(U_B)$ без эмиттерной обратной связи (см. рис. 3.3), определим сопротивление коллектора

$$R_K \approx E_2 / I_{K.max} = 12 / (0,2) = 60 \text{ Ом.}$$

Обычно сопротивление R_K составляет 0,2...5 кОм для транзисторов малой мощности и порядка 100 Ом для транзисторов средней мощности.

Тогда постоянное напряжение и ток коллектора в режиме покоя:

$$U_{Kn} \approx E_2 / 2 = 6 \text{ В; } I_{Kn} \approx (E_2 - U_{Kn}) / R_K = 6 / 60 = 100 \text{ мА.}$$

Для обеспечения точки покоя в середине переходной характеристики (см. рис. 3.7) определим ток базы в режиме покоя

$$I_{Bn} \approx I_{Kn} / h_{21} = 100 / 135 \approx 0,75 \text{ мА,}$$

где $h_{21} = 135$ — среднее значение коэффициента передачи по току транзистора (см. таблицу 9.2).

При этом напряжение $U_{Bn} \approx 0,3 \text{ В}$ для германиевых и $U_{Bn} \approx 0,65 \text{ В}$ для кремниевых транзисторов.

Указанный режим работы усилителя обеспечивается сопротивлением резистора R_1 , определяемым по формуле

$$R_1 = (E_1 - U_{Bn}) / I_{Bn} = (12 - 0,65) / 0,75 \cdot 10^{-3} \approx 15 \text{ кОм.}$$

Для температурной стабилизации рабочей точки коллекторной характеристики транзистора в цепь эмиттера включен резистор R_e с сопротивлением

$$R_e \approx (0,1 \dots 0,2) E_1 / I_{Эн} = 0,2 \cdot 12 / 0,75 = 32 \text{ Ом,}$$

где $I_{Эн} \approx I_{Kn} \approx 75 \text{ мА}$ — ток коллектора при подключении резистора R_e .

Кроме этого, для создания требуемого напряжения база-эмиттер в режиме покоя

$$U_{БЭн} = E_1 R_2 / (R_1 + R_2) - R_e I_{Эн}$$

включен резистор **R2** с сопротивлением $R_2 = (0,3...0,5)R_1$ (примем $R_2 = 6$ кОм) параллельно зажимам база-общая точка 0 усилителя.

В усилителе с ОЭ и с эмиттерной стабилизацией рекомендуется режим: $U_{Kn} \approx \approx (2/3)E_1 = 8$ В и $U_{Эн} \approx (1/3)E_1 = 4$ В, который можно установить изменением сопротивлений потенциометров **R1**, **Rk** и резистора **Re** (рис. 9.18).

Для устранения отрицательной обратной связи по переменной составляющей усилителя резистор **Re** зашунтирован конденсатором **C2**, ёмкостное сопротивление которого на низкой частоте усиливаемого сигнала должно быть на порядок меньше **Re**. Примем **C2** = 8 мФ. Тогда сопротивление

$$X_{C2} \approx 20/f \text{ Ом.}$$

С помощью схемы рис. 9.18 можно:

- снять и построить (по точкам) амплитудную характеристику по току $I_K(I_B)$ и по напряжению $U_K(U_B)$, например, при частоте $f = 1$ кГц входного напряжения $u_{вх}$, входном сопротивлении источника $R_s = 0$ и $R_s = 100$ Ом, при сопротивлении нагрузки $R_n = \infty$ и $R_n = 1$ кОм, записывая показания приборов, работающих в режиме АС, при ступенчатом изменении ЭДС источника сигнала **E1** и наблюдая в окне осциллографа (рис. 9.19) за характером искажений выходного напряжения $u_{вых}$ при большом значении напряжения $u_{вх}$. Заметим (см. рис. 9.19), что выходное напряжение $u_{вых}$, снимаемое с коллектора транзистора **VT1**, противофазно напряжению $u_{вх}$.




Рис. 9.19

Используя графики амплитудных характеристик, можно определить динамический диапазон D усилителя (см. рис. 3.3) и коэффициенты усиления по току K_i и по напряжению K_u , например, при сопротивлениях $R_s = 0$, $R_n = \infty$ и при $R_s = 100 \text{ Ом}$, $R_n = 1 \text{ кОм}$:

- пользуясь показаниями приборов, можно определить входное и выходное сопротивления усилителя;
- с помощью плоттера **ХВР1** снять амплитудно-частотные и фазочастотные характеристики усилителя по напряжению при $u_{\text{вх}} = 10 \text{ мВ}$, $R_s = 100 \text{ Ом}$ и $R_n = 1 \text{ кОм}$ и определить полосы пропускания Δf усилителя без эмиттерной ООС и с ООС.

В качестве примера на рис. 9.20 приведены АЧХ $K_u(\lg f)$ и ФЧХ $\Psi_u(\lg f)$ усилителя без ООС (а и в) и с ООС (б и г) при заданных на рис. 9.18 параметрах компонентов схемы. Анализ АЧХ показывает, что коэффициент $K_u = 90,6$ для усилителя без ООС при частоте $f = 100 \text{ кГц}$ больше $K_u = 76$ усилителя с ООС, а верхняя частота $f_{\text{в}}$ полосы пропускания усилителя с ООС больше частоты $f_{\text{в}}$ усилителя без ООС. Полосы пропускания Δf определены по координатам точек пересечения горизонтальных пунктирных линий, проведенных на уровнях $90,6/\sqrt{2} \approx 64$ и $76,64/\sqrt{2} \approx 54,2$ соответственно.




Рис. 9.20

Скачки на графиках ФЧХ соответствуют углу отставания по фазе выходного сигнала от входного на -180° и носят математический характер, так как при частотах за скачком выходной сигнал отстает по фазе от входного на угол, больший (по модулю) 180° , например, в положении визира (рис. 9.20, в) $\Psi_u = -180,333^\circ$. Границы модели-

рования АЧХ (Magnitude) и ФЧХ (Phase) усилителя по частоте (нижней (I) $f_n = 1$ Гц и верхней (F) $f_v = 1$ ГГц), по коэффициенту усиления $K_u = 0 \dots 100$, по углу сдвига фаз от -360° до $+360^\circ$ и тип шкал (линейная (Lin) или логарифмическая (Log)) задаются в окне плоттера (см. рис. 9.20, справа).

9.4.2. Усилитель на полевом транзисторе с ОИ

Моделирование схемы усилителя на полевом транзисторе с ОИ (рис. 9.21) выполнено так же, как и на биполярном транзисторе. Транзистор VT2 (типа 2N4381) с управляющим p - n -переходом и каналом p -типа работает при напряжении $U_C < 0$ и $U_{3И} \geq 0$ (см. таблицу 9.2). Такой режим может быть обеспечен одним источником питания E2 с применением так называемого "автоматического смещения". Суть его заключается в следующем.




Рис. 9.21

При протекании тока истока I_H от общей точки 0 к стоку на истоке транзистора создаётся отрицательный потенциал, тем самым открывается путь для протекания тока затвора I_3 от общей точки 0 через резистор R_g , переход затвор-исток, резистор R_s к общей точке 0. В результате на затворе формируется положительный потенциал (напряжение $U_{3И}$), приложенный к n -области p - n -перехода. При этом уменьшается сечение p -канала и увеличивается сопротивление сток-исток $R_{СИ}$ транзистора.

Сопротивление сток-исток постоянному току, определенное по ВАХ транзистора 2N4381, снятой с помощью характеристикографа ХВ31 при токе $I_C = (0,4 \dots 0,5) I_{C.max} = 5,33$ мА и напряжении $U_{3И} = 0,3 U_{30} = 0,6$ В, где $I_{C.max} = 12$ мА и $U_{30} = 1,8$ В (см. таблицу 9.2), равно $R_{СИ} = 5$ кОм.

Зная сопротивление $R_{СИ}$ постоянному току, можно определить необходимое напряжение (ЭДС) источника питания E_2 при заданном токе I_C . Так, необходимая ЭДС источника при $I_C = 5,33 \text{ мА}$ и $R_{СИ} = 5 \text{ кОм}$ ($U_{ЗИ} = 0,6 \text{ В}$)

$$E_2 \approx 1,5(R_{СИ}I_C + U_{ЗИ}) = 1,5(5 \cdot 10^3 \cdot 5,33 \cdot 10^{-3} + 0,6) \approx 40,9 \text{ В.}$$

Принимаем $E_2 = 40 \text{ В}$.

Необходимое напряжение $U_{ЗИ}$ можно определить из выражения зависимости стоко-затворной характеристики $I_C = f(U_{ЗИ})$:

$$I_C = I_{C,max}(1 - |U_{ЗИ}|/|U_{З0}|)^2.$$

Откуда напряжение затвор-исток

$$U_{ЗИ} = U_{З0}(1 - \sqrt{I_C/I_{C,max}}).$$

$$\text{При токе стока } I_C = 5,33 \text{ мА } U_{ЗИ} = 1,8[1 - \sqrt{5,33 \cdot 10^{-3}/(12 \cdot 10^{-3})}] = 0,6 \text{ В.}$$

Так как ток затвора $I_3 \ll I_C$, то напряжение $U_{ЗИ}$ равно падению напряжения на резисторе в цепи истока R_s , поэтому сопротивление

$$R_s = U_{ЗИ} / I_C = 0,6 / (5,33 \cdot 10^{-3}) = 112,5 \text{ Ом.}$$

Выбираем ближайший номинал $R_s = 115 \text{ Ом}$.

Сопротивление R_g резистора R_g определим из условия $R_g I_3 \ll U_{ЗИ}$, где I_3 — ток затвора. Принимая $R_g I_3 = 0,01 U_{ЗИ}$, $I_3 = 10^{-8} \text{ А}$, получим

$$R_g = 0,01 U_{ЗИ} / I_3 = 0,6 \cdot 0,01 / 10^{-8} = 600 \text{ кОм.}$$

Выбираем из ряда номиналов резистор с сопротивлением $R_g = 600 \text{ кОм}$.

Сопротивление R_d резистора R_d в цепи стока найдем из уравнения токов и напряжений в схеме усилителя $E_2 = (R_s + R_d)I_C + U_{СИ}$, т. е.

$$\begin{aligned} R_d &\approx [E_2 - (R_{СИ} + R_s)I_C] / I_C = \\ &= [40 - (5 \cdot 10^3 + 115)5,33 \cdot 10^{-3}] / (5,33 \cdot 10^{-3}) \approx 2,385 \text{ кОм.} \end{aligned}$$

Выбираем номинал $R_d = 2,4 \text{ кОм}$ резистора R_d .

Емкость конденсатора в цепи истока $C_s = (10 \dots 20) / (2\pi f R_s)$. Принимаем $C_s = 1 \text{ мФ}$.

С целью исключения влияния сопротивлений вольтметров V_1 и V_2 на работу усилителя на полевом транзисторе целесообразно установить их внутренние сопротивления по $10 \dots 100 \text{ ТОм}$.

Параметры усилителя с ОИ (рис. 9.21):

- входное сопротивление $R_{вх} \approx R_g = 600 \text{ кОм}$;
- выходное сопротивление $R_{вых} \approx R_d = 2,4 \text{ кОм}$;
- коэффициент усиления по напряжению


$$K_u = S R_{СИ} R_d / (R_{СИ} + R_d) = 11 \cdot 10^{-3} \cdot 5 \cdot 10^3 \cdot 2,4 \cdot 10^3 / (5 \cdot 10^3 + 2,4 \cdot 10^3) \approx 17,8,$$

где $S \approx 11 \text{ мА/В}$ — крутизна стоко-затворной характеристики полевого транзистора **2N4381** в границах $U_{ЗИ}$ от 0,4 до 0,8 В.


Как следует из приведенных выражений, усилители на полевых транзисторах обладают существенно большими входными сопротивлениями и значительно меньши-

ми выходными сопротивлениями по сравнению с усилителями на биполярных транзисторах. Однако их частотные свойства хуже, чем у аналоговых усилителей на биполярных транзисторах.

На рис. 9.22 приведены АЧХ усилителя (рис. 9.21), снятые с помощью плоттера **XBP1** при сопротивлении нагрузки $R_n = 1 \text{ МОм}$ (а) и при $R_n = 2,4 \text{ кОм}$ (б). Как следует из анализа АЧХ, с уменьшением сопротивления нагрузки с 1 МОм до $2,4 \text{ кОм}$, коэффициент усиления по напряжению K_u при частоте усиливаемого сигнала $f = 10 \text{ кГц}$ уменьшился почти в 2 раза.



а)



б)

Рис. 9.22

С помощью схемы (рис. 9.21) можно исследовать также влияние изменения параметров других элементов схемы (R_i , C_1 , C_2 , C_3 , R_d) на коэффициент усиления по напряжению и частотные свойства усилителя с общим истоком.

9.4.3. Истоковый повторитель

В схеме (рис. 9.23) усилителя на полевом транзисторе типа **IFRL9014** (его параметры см. в таблице 9.2) с *общим стоком*, называемым также *истоковым повторителем*, резистор нагрузки **Rs** включен в цепь истока, а сток по переменной составляющей тока и напряжения соединён с общей точкой 0 усилителя. Выходное напряжение $u_{вых}$ совпадает по фазе с входным напряжением $u_{вх}$, а его значение $u_{вых} \approx (0,9 \dots 0,99)u_{вх}$, т. е. в истоковом повторителе усиления входного сигнала по напряжению не происходит (см. рис. 9.24).




Рис. 9.23




Рис. 9.24

Такой усилитель имеет повышенное входное сопротивление

$$R_{вх} = R_g R_{gs} / (R_g + R_{gs}) = [0,087 \cdot 33,43 / (0,087 + 33,43)] \cdot 10^{12} = 86,6 \cdot 10^9 \text{ Ом},$$

где $R_g = R_{g1} R_{g2} / (R_{g1} + R_{g2}) = [0,091 \cdot 2 / (0,091 + 2)] \cdot 10^{12} = 87 \cdot 10^9 \text{ Ом}$,
и сравнительно небольшое выходное сопротивление

$$R_{вых} = R_s / (1 + S R_s) = 9 / (1 + 1,3 \cdot 9) = 0,71 \text{ Ом},$$

или приближенно $R_{вых} \approx 1/S = 1/1,3 = 0,77 \text{ Ом}$, что способствует согласованию высокоомного источника усищаемого сигнала с низкоомным нагрузочным устройством **Rn**. Кроме этого, истоковые (эмиттерные) повторители применяют для передачи сигналов без изменения формы, амплитуды и фазы, но при значительном усилении тока и мощности. Так, например, эмиттерный повторитель в $h_{21Э} + 1$ усиливает ток входного сигнала и в $h_{21Э}$ раз его мощность.

9.4.4. Дифференциальный усилитель на биполярных транзисторах

Схема для испытания *дифференциального усилителя* на биполярных транзисторах показана на рис. 9.25. Усилитель состоит из двух одинаковых транзисторов **VT1** и **VT2**, эмиттеры которых соединены между собой и через источник тока, собранный на транзисторе **VT3** по схеме с ОЭ, подключены к общей точке 0. В схему включены: резисторы **Rb1** и **Rb2** (для задания параметров статического режима); блокировочный конденсатор **C3** в цепь источника питания **E3**, источники **E1** и **E2** входного сигнала, внутренние сопротивления которых имитируются резисторами **Ri1** и **Ri2**, а также контрольно-измерительные приборы.




Рис. 9.25

С помощью вольтметров **V1** и **V2**, подключенных к коллекторам транзисторов **VT1** и **VT2**, можно измерять напряжение смещения при изменении сопротивлений резисторов **Rd1**, **Rd2**, **Ri1**, **Ri2** и параметров транзисторов в статическом режиме, а с помощью вольтметра **V3** и амперметра **A1** контролировать ток покоя в эмиттерной цепи транзистора **VT3** по значению напряжения на резисторе **Re** и базовый ток этого транзистора.

Изменяя фазу источников сигналов **E1** и **E2**, можно имитировать:

- чисто синфазные входные сигналы, т. е. задать одинаковые фазы и амплитуды (не более напряжения питания $E_3 = 30$ В);
- дифференциальные (противофазные) сигналы;
- смешанный режим, при котором фазы отличаются на несколько градусов, а амплитуды — несколько меньше ЭДС источника **E3**.

В качестве примера на рис. 9.26 представлены осциллограммы входных и выходных сигналов схемы (рис. 9.25), снятые с помощью четырёхканального осциллографа **XSC1**, откуда видно, что амплитуды выходного напряжения составляют около 746 мВ при амплитуде входного сигнала 6,7 мВ, коэффициент усиления $K_u = 110$, близкий к значению коэффициента K_u , рассчитанному по формуле

$$K_u \approx h_{219} R_d / [2h_{119} (1 + h_{229} R_d)] = 75 \cdot 300 / [2 \cdot 54 (1 + 2,6 \cdot 10^{-3} \cdot 300)] = 113,$$

где $h_{219} = 75$, $h_{119} = 54$ Ом, $h_{229} = 2,6 \cdot 10^{-3}$ См — h -параметры транзистора **2N3906**, определенные с помощью характеристики графа **XBP1**.




Рис. 9.26

Входное сопротивление дифференциального усилителя $R_{ex} \approx 2h_{11Э}$, а выходное $R_{вых} \approx 2R_d/(1 + h_{22Э}R_d) \approx 2R_d$.

9.5. Электронные устройства на операционных усилителях

В программе MS10 имеются линейные и нелинейные модели операционных усилителей с тремя, пятью и более выводами для подключения источников питания, входных и выходного сигналов, цепей обратной связи и корректирующих цепей. Для проведения исследований выбираем линейную модель широкополосного быстродействующего операционного усилителя AD846 фирмы-изготовителя Analog Devices, параметры которой выводятся в диалоговом окне (рис. 9.27).




Рис. 9.27

$A (K_u) = 500000$ – коэффициент усиления (без ОС) по напряжению; $RI (R_{ex}) = 10$ кОм – входное сопротивление; $RO (R_{вых}) = 16$ Ом – выходное сопротивление; $VSW (U_{вых.max}) = \pm 10$ В – максимальное выходное напряжение при напряжении питания $U_n \geq \pm 15$ В; $Vos (U_{см}) = 0,25$ мкВ – напряжение смещения; $Ibs (I_{ex}) = 1,5 \cdot 10^{-7}$ А – входные токи; $Ios (I_{12}) = 2,5 \cdot 10^{-11}$ А – разность входных токов, приводящая к смещению нуля на выходе; $SR(+)$ (v) = 0,45 В/нс – скорость нарастания выходного напряжения; $fu (f_1) = 80$ МГц – частота единичного усиления; $fp2 (f_2) = 1 \cdot 10^{12}$ Гц – частота второго полюса передаточной характеристики; $CC (C_k) = 0,15$ пФ – ёмкость корректирующего конденсатора.

Как следует из рис. 9.27, для питания подобных ОУ требуется небольшой ток, при этом обеспечивается высокое значение произведения коэффициента усиления на ширину полосы пропускания и высокая скорость нарастания выходного напряжения. Поэтому их можно рекомендовать к использованию в качестве быстродействующих интеграторов, цифро-аналоговых преобразователей, в схемах других устройств, требующих небольшого напряжения смещения и небольшого дрейфа этого напряжения, большого входного сопротивления, высокой скорости нарастания и широкой полосы пропускания сигнала.

При использовании ОУ в качестве инвертирующего усилителя (рис. 9.28) входное напряжение подаётся на инвертирующий вход через резистор R_1 , сопротивление $R_1 = 10$ кОм которого, в основном, определяет значение входного сопротивления усилителя, т. е. $R_{ex} \approx R_1 = 10$ кОм. С помощью резистора R_{oc} с сопротивлением $R_{oc} = 500$ кОм осуществляется отрицательная параллельная обратная связь по напряжению. При этом коэффициент усиления по напряжению

$$K_u \approx R_{oc} / R_1 = 500 / 10 = 50.$$

Для устранения различия сопротивлений на входах ОУ в цепь неинвертирующего входа включен резистор с сопротивлением

$$R_2 = R_1 R_{oc} / (R_1 + R_{oc}) = 10^4 \cdot 5 \cdot 10^5 / (10^4 + 5 \cdot 10^5) \approx 9,8 \text{ кОм}.$$




Рис. 9.28

При большом коэффициенте ОУ $K_u = 500000$ выходное сопротивление смоделированной схемы близко к нулю, т. е.

$$R_{вых.ос} = R_{вых} (1 + R_{oc} / R_1) / K_u = 16 \cdot (1 + 5 \cdot 10^5 / 10^4) / 5 \cdot 10^5 \approx 15 \cdot 10^{-4} \text{ Ом}.$$

Поскольку сопротивление нагрузки для ОУ, как правило, должно быть не менее 2 кОм, выбираем $R_3 = 2 \text{ кОм}$.

Поочередно подключая посредством переключателей А, В и С один из источников напряжения E1, E2 или E3 к входам схемы инвертирующего усилителя на ОУ с параметрами, указанными на рис. 9.27, были получены следующие показатели:

- максимальная скорость v_{max} нарастания (при входном ступенчатом напряжении $u_{ex} > 0,1 \text{ В}$) выходного напряжения (рис. 9.29, а):


$$v_{max} = \Delta u_{вых} / \Delta t = 2,7 / 164 \cdot 10^{-9} \approx 0,0165 \text{ В/нс} < 0,45 \text{ В/нс};$$

и время установления t_{ycm} — отрезок времени $t_{ycm} = t_{0,9u} - t_{0,1u} \approx 0,9 \text{ мкс}$, в течение которого выходное напряжение нарастает от 0,1 до 0,9 установившегося значения $U_{вых} = 10 \text{ В}$. Эти параметры определены по координатам точек осциллограммы выходного напряжения $u_{вых}$ (см. рис. 9.29, а), выводимых внизу окна осциллографа XSC1 при перемещении визирных линий. Осциллограмма $u_{вых}$ получена при подаче на вход усилителя ступенчатого напряжения $u_{ex} = -0,2 \text{ мВ}$ источника E2;


- коэффициент усиления синусоидального напряжения (рис. 9.29, б)

$$K_u \approx -U_{m.вых} / U_{m.вх} = -69,4 \cdot 10^{-3} / 1,41 \cdot 10^{-3} = -50$$

при подаче на вход напряжения $U_{ex} = 1 \text{ мВ}$ с частотой $f = 1 \text{ кГц}$;



a)



b)

Рис. 9.29

- верхняя граница полосы пропускания $f_g \approx 504$ кГц (рис. 9.30, а) на уровне $K_u / \sqrt{2} = 50 / 1,414 \approx 36$ и частота $f_T \approx 26$ МГц (рис. 9.30, б), при которой коэффициент $K_u = 1$, определенные с помощью плоттера ХВР1.

Вид характеристик (рис. 9.30) отражает АЧХ усилителя постоянного тока, которая не имеет резкого спада в области высоких частот, а верхняя граничная частота имеет достаточно большое значение (сотни мегагерц).




Рис. 9.30

С помощью схемы (рис. 9.28) можно исследовать влияние напряжений источников питания Е4 и Е5, сопротивления резистора R_{oc} , сопротивления R_3 нагрузки на коэффициент усиления напряжения и частотные свойства неинвертирующего усилителя.

Как отмечалось в теме 3, на основе операционного усилителя строят функциональные узлы, выполняющие различные математические операции. На рис. 9.31 приведена смоделированная в среде MS10 схема на ОУ AD846 ($K_u = 10^5$), с помощью которой можно построить интегратор (код ключей 001, в котором состоянию ключа А (то же ключей В и С) "замкнуто" присвоен символ 0, а состоянию "разомкнуто" — символ 1), дифференциатор (код ключей 110) и избирательный усилитель (код ключей 100).

Параметры компонентов схемы определены из условия получения приемлемой точности интегрирования и дифференцирования входного сигнала. С целью умень-

шения ошибки интегрирования длительность входного импульса принята равной $t_u = 50$ мкс, а для уменьшения влияния входных токов смещения и напряжения сдвига параллельно конденсатору C_{oc} интегратора подключен резистор R_3 , сопротивление которого $R_3 = 1$ МОм, значительно большее сопротивления $R_4 = 10$ кОм.




Рис. 9.31

С той же целью при исследовании стабилизированного дифференциатора задана длительность входного импульса $t_d = 2,5$ мс и включен последовательно с конденсатором $C1$ резистор $R1$ с сопротивлением $R_1 = 10$ кОм. Источником входного сигнала является функциональный генератор XFG1, формирующий сигналы прямоугольной, треугольной и синусоидальной форм. В диалоговом окне генератора можно задать амплитуду (**Amplitude**), частоту, (**Frequency**) длительность нарастания и спада импульсов в пределах периода (**Duty Cycle**) (для сигналов прямоугольной и треугольной форм), а также сместить сигнал по вертикали (**Offset**) от нулевого уровня (рис. 9.32, а).

Для исследования работы электронных устройств (рис. 9.31) в окне генератора XFG1 заданы следующие параметры входных сигналов: амплитуда $u_{ax} = 0,5$ В, частота сигнала $f = 200$ Гц, смещение по вертикали на $0,5$ В (см. рис. 9.32, а).

При моделировании процесса *интегрирования* входного сигнала на вход интегратора (см. рис. 9.31, код ключей 001) подан сигнал u_{ax} прямоугольной формы, а на его выходе получен практически линейно нарастающий сигнал $u_{вых}$ (см. рис. 9.32, б), величина которого для идеального интегратора в конце полуволны входного сигнала должна быть

$$U_{вых} = -U_{ax} t_u / (R_1 C_{oc}) = -1 \cdot 5 \cdot 10^{-5} / (10^4 \cdot 10^{-9}) = -5 \text{ В.}$$




Рис. 9.32

При моделировании уровень напряжения составил 4,886 В, что с инженерной точки зрения вполне приемлемо. Для наглядности фаза выходного сигнала $u_{вых}$ с помощью кнопки осциллографа, расположенной в нижней строчке установки режимов его работы, изменена на 180° . Очевидно, что при уменьшении длительности импульса погрешность моделирования будет меньше.

При подаче на вход интегратора ($R_1 = 10$ кОм, $R_3 = 10$ МОм, $C_{oc} = 5$ нФ) напряжения в форме меандра с амплитудой $U_{вх} = 10$ мВ (заданный режим работы функционального генератора показан на рис. 9.33) на экран осциллографа выводится сигнал (результат интегрирования), имеющий форму, близкую к треугольной (рис. 9.32, в). Однако размах выходного напряжения ($\Delta U_{вых} = 1$ В) получен в два раза меньше расчетного $\Delta U_{вых} = 2$ В, так как выходное напряжение в интеграторе равно




Рис. 9.33

$$u_{вых} = U_{вх,0} + \frac{1}{C_{oc}} \int_0^t i_C dt = U_{вх,0} + \frac{1}{C_{oc}} \int_0^t -\frac{U_{вх}}{R_1} dt = U_{вх,0} - \frac{U_{вх}}{R_1 C_{oc}} t_u,$$

($U_{ex.0}$ — значение напряжения на зажимах конденсатора в момент $t = 0$), а в схеме (рис. 9.31) не предусмотрены устройства, обеспечивающие начальные нулевые условия интегрирования ($U_{ex.0} = 0$) каждой полуволны входного напряжения. При увеличении частоты входного сигнала (соответствующем уменьшении времени полуволны входного сигнала) возникают длительные переходные процессы и изменяется форма выходного напряжения.

При моделировании процесса дифференцирования входного сигнала (параметры режима работы генератора XFG1 приведены на рис. 9.34, а) на вход дифференциатора (см. рис. 9.31, код ключей 110) был подан симметричный треугольный сигнал, а на его выходе сформировался сигнал практически прямоугольной формы (рис. 9.34, б). Для идеального дифференциатора выходной сигнал

$$U_{вых} = -R_{oc}C_1 \Delta U_{ex} / \Delta t_u = -5 \cdot 10^5 \cdot 10^{-9} \cdot 1/5 \cdot 10^{-4} = -1 \text{ В.}$$




Рис. 9.34

При испытании модели получено выходное напряжение $U_{вых} = -0,985 \text{ В}$.

При включении интегродифференцирующей обратной связи в ОУ (см. рис. 9.31, код ключей 100) получился избирательный RC-усилитель, который на квазирезонансной частоте

$$f_0 = 1/(2\pi \sqrt{R_1 R_{oc} C_1 C_{oc}}) = 1/(2 \cdot 3,14 \sqrt{10^4 \cdot 5 \cdot 10^5 \cdot 10^{-9} \cdot 10^{-9}}) = 2281 \text{ Гц}$$

имеет максимальный коэффициент усиления, определяемый по формуле

$$K_{oc.max} = R_{oc}C_1 / [R_1(C_1 + C_{oc})] = 5 \cdot 10^5 \cdot 10^{-9} / [10^4 \cdot (10^{-9} + 10^{-9})] = 25.$$

Результаты моделирования, полученные с помощью плоттера ХВР1 (рис. 9.35), близки к расчетным значениям K_u и f_0 .




Рис. 9.35

9.6. Аналоговые компараторы

Компаратор предназначен для сравнения измеряемого входного напряжения u_{ex} с опорным напряжением u_{on} . Простейший *двухходовый однопороговый* аналоговый компаратор может быть собран на ОУ без ООС (рис. 9.36) или с положительной обратной связью (ПОС), для которой коэффициент передачи обратной связи $\beta \leq 1/K_{ОУ}$.




Рис. 9.36

При подаче на один из входов ОУ входного $u_{ex} < U_n$, а на другой опорного u_{on} напряжений, в момент их равенства (точки *a*, *b*, *c* и *d*) выходное напряжение $u_{вых}$ изменяется скачком с уровня $U_{вых}^+$ на уровень $U_{вых}^-$ или наоборот (рис. 9.37), т. е. его сра-

батывание происходит в момент равенства нулю напряжения между инвертирующим и неинвертирующим входами ОУ. Время переключения $t_{пер}$ составляет несколько микро- или наносекунд.





Рис. 9.37


В компараторе (рис. 9.36) входное периодическое напряжение треугольной формы (амплитуда $U_m = 2$ В, частота $f = 10$ Гц) подается от функционального генератора XFG1 через резистор R1 на инвертирующий вход, а постоянное опорное $u_{on} = 1$ В от источника E1 через резистор R2 подается на неинвертирующий вход ОУ. На выходе ОУ также формируется периодическое напряжение типа "несимметричный меандр" (см. рис. 9.37). Пользуясь визирными линиями четырехканального осциллографа XSC1, по эюграм напряжений u_{ax} и u_{on} , напряжениям питания ОУ $\pm U_n$ и по заданным значениям параметров (u_{on} , U_m , f) входных напряжений можно определить параметры выходного напряжения (t_1 , t_2 , $U_{вых}^+$ и $U_{вых}^-$).

С помощью элементов управления генератора XFG1 можно изменить режим его работы, подав на вход ОУ синусоидальное напряжение, и определить пороги срабатывания компаратора при различном уровне опорного напряжения и амплитуд входного сигнала. Так, при $u_{on} = 0$ на выходе компаратора формируется симметричный меандр (рис. 9.38, а), а при $u_{on} = 1$ В — "несимметричный меандр" (рис. 9.39, б). При

изменении полярности источника опорного напряжения E_1 длительности импульсов с уровнями $U_{вых}^+$ и $U_{вых}^-$ равны соответственно t_2 и t_1 .



а)



б)

Рис. 9.38

Если в схему ОУ вводится положительная обратная связь с коэффициентом $\beta = R_2 / (R_2 + R_{oc}) > 1/K_{OY}$ (рис. 9.39, а), то такое импульсное устройство называют *триггером Шмитта*. Амплитудная характеристика такого устройства имеет гистерезисный характер (рис. 9.39, б), переключение триггера Шмитта из состояния $U_{вых}^+$ в состояние $U_{вых}^-$ происходит при напряжении срабатывания $U_{ср} = +U_{вых}^+ \beta$, а возвращение в состояние $U_{вых}^+$ — при напряжении отпускания $U_{отп} = -U_{вых}^- \beta$. Триггер Шмитта достаточно помехоустойчив. Его помехоустойчивость определяется значением напряжения гистерезиса (см. рис. 9.39, б)

$$U_2 = U_{ср} - U_{отп} = (U_{вых}^+ + U_{вых}^-) \beta.$$




Рис. 9.39

Кроме этого, благодаря наличию ПОС в триггере Шмитта уменьшается время его переключения, т. е. увеличивается скорость изменения полярности выходного напряжения прямоугольной формы. В рассматриваемом триггере $u_{он} = 0$, поэтому напряжения срабатывания и отпускания равны по величине, но противоположны по знаку, т. е.

$$U_{cd} = +U_{вых}^+ \beta \text{ и } U_{омн} = -U_{вых}^- \beta.$$




Рис. 9.40

На рис. 9.40 приведена схема гистерезисного компаратора с источником опорного напряжения $E1$, а на рис. 9.41 — осциллограммы напряжений на инвертирующем $u_{вх}$ (канал А) и на неинвертирующем $u_{вх.н} = U_{вых}^+ \beta$ или $u_{вх.н} = -U_{вых}^- \beta$ (канал С) входах ОУ, а также осциллограмма выходного ступенчатого напряжения $u_{вых}$ (канал D) при $E1 = 0$ (рис. 9.41, а) и при опорном напряжении $u_{он} = 1$ В (рис. 9.41, б). Анализ осциллограмм показывает, что при $u_{он} = 0$ на выходе компаратора формируется сигнал типа меандр, а при $u_{он} \neq 0$ — "несимметричный меандр". Компаратор переключается при напряжениях

$$U_{cp} = u_{on} + (U_{вых}^+ - u_{on})\beta \text{ и при } U_{omn} = u_{on} + (-U_{вых}^- - u_{on})\beta.$$

Если во входном сигнале имеются импульсные помехи, то они могут привести к ложным срабатываниям компаратора. Для изучения этого явления и мер стабилизации работы компаратора в схему (рис. 9.40), посредством переключателя А, последовательно с генератором XFG1 подключается имитирующий помехи источник прямоугольных импульсов Е4 (задана амплитуда 0,15 В и частота 250 Гц). При разомкнутой цепи ПОС (ключ В разомкнут) на осциллограмме выходного напряжения (рис. 9.42) видны ложные срабатывания компаратора. Для их предотвращения нужно подать на неинвертирующий вход часть выходного напряжения, т. е. ввести ПОС (замкнуть ключ В для включения в схему резистора R_{ос}, см. рис. 9.40).




Рис. 9.41

Как видно из осциллограммы (рис. 9.43), после введения в схему ПОС составляющие помех во входном напряжении уже не вызывают ложных срабатываний компаратора.




Рис. 9.42




Рис. 9.43

Одна из схем *одновходового* компаратора приведена на рис. 9.44, а. Пороговое напряжение, при котором происходит переключение компаратора, определяется выражением: $u_{nop} = u_{on} R_1 / R_2$.




Рис. 9.44

При подаче на вход одноходового компаратора синусоидального напряжения генератора XFG1 и постоянного генератора E1, как в двухходовом компараторе, при изменении полярности входного сигнала (см. осциллограмму, поданную от инвертирующего входа ОУ на канал С осциллографа XSC1) на выходе компаратора происходит смена уровней напряжения: с уровня $U_{вых}^+$ на уровень $U_{вых}^-$ или наоборот и формируются прямоугольные импульсы (рис. 9.44, б).

Изменяя в небольших пределах параметры входного сигнала, опорное напряжение и значения сопротивлений резисторов R1, R2 и R0с, можно качественно оценить параметры выходного сигнала компаратора.

На рынке представлен большой ассортимент специализированных интегральных микросхем компараторов отечественных (типа КР1040УД, КР1401СА, 521СА1, 521СА5 и др.) и зарубежных (типа AD841, LM339, OP275 и др.) производителей, время переключения которых составляет от десятых до нескольких десятков наносекунд.

9.7. Мультивибраторы

9.7.1. Симметричный и несимметричный мультивибраторы и одновибратор

Схема (рис. 9.45) для исследования работы мультивибраторов собрана на ОУ типа SN741 с двумя звеньями обратной связи. Схема обеспечивает работу в *режиме автоколебаний* (ключи А и В разомкнуты), при котором на выходе непрерывно формируются импульсы, близкие к прямоугольной форме (симметричные, одинаковой длительности, $t_1 = t_2$, рис. 9.46, или несимметричные, $t_1 \neq t_2$, рис. 9.47, а), и в *ждущем режиме* (ключи А и В замкнуты), выходной импульс которого формируется только после подачи на неинвертированный вход ОУ так называемого запускающего импульса (рис. 9.47, б).




Рис. 9.45

Запускающий импульс должен иметь определенную полярность, а также соответствующие амплитуду и длительность с тем, чтобы приоткрыть запертый усилительный элемент в одном из плеч мультивибратора и создать условия лавинообразного процесса его перехода в квазиустойчивое состояние. После опрокидывания, во время формирования импульса, мультивибратор находится в неустойчивом состоянии,

из которого самостоятельно и тоже лавинообразно возвращается в устойчивое состояние, а затем выводится из него следующим запускающим импульсом.




Рис. 9.46

В схеме запускающий импульс формируется с помощью генератора E1, в котором можно задать полярность, ширину и период повторения прямоугольного импульса, конденсатора C1 и диода VD.

В симметричном мультивибраторе сопротивления резисторов R1 и R2 равны, напряжение u_c зарядки и разрядки конденсатора C на инвертирующем входе может превышать по абсолютной величине напряжение на неинвертирующем входе $|u_{вх.н}| = U_{вых}^- \beta$ или $|u_{вх.н}| = U_{вых}^+ \beta$ ($\beta = R_3 / (R_3 + R_{oc})$ — коэффициент ПОС), неизменное по величине в течение полупериода выходного напряжения $u_{вых}$, в результате чего напряжение на выходе скачкообразно изменяет знак (см. рис. 9.46).

При определении длительностей t_1 и t_2 выходных импульсов надо учесть, что на интервале t_1 напряжение u_c изменяется от $U_{вых}^- \beta$, стремится к $U_{вых}^+$ и достигает уровня $U_{вых}^+ \beta$, а на интервале t_2 — изменяется от $U_{вых}^+ \beta$, стремится к $U_{вых}^-$ и достигает уровня $U_{вых}^-$, т. е. в указанные интервалы времени напряжение на конденсаторе изменяется следующим образом:

$$u_c = (\beta U_{вых}^- + U_{вых}^+) (1 - e^{-t/\tau}) - \beta U_{вых}^-;$$

$$u_c = (\beta U_{вых}^+ + U_{вых}^-) e^{-t/\tau} - \beta U_{вых}^+;$$

где $\tau = R_1 C = R_2 C$ — постоянная времени цепи ООС.

Если $U_{вых}^+ = U_{вых}^-$, то длительности импульсов

$$t_1 = t_2 = \tau \ln[(1 + \beta)/(1 - \beta)] = \tau \ln(1 + 2R_3 / R_{oc}),$$

а период и частота колебаний

$$T = t_1 + t_2; f = 1/T.$$

Рассчитаем длительность импульсов при заданных параметрах схемы симметричного мультивибратора (рис. 9.45) без учета сопротивлений диодов **VD1** и **VD2**:

$$t_1 = t_2 = 50 \cdot 10^3 \cdot 50 \cdot 10^{-9} \ln(1 + 2 \cdot 20 \cdot 10^3 / 100 \cdot 10^3) = 0,841 \text{ мс.}$$

Измерено с помощью визирных линий осциллографа **XSC2** (см. рис. 9.46) $t_1 = t_2 = T/2 = 1,767/2 = 0,884 \text{ мс}$; $f = 1/T \approx 566 \text{ Гц}$.

Длительность импульсов увеличивается (уменьшается) с увеличением (уменьшением) сопротивлений резисторов **R1**, **R2** и ёмкости **C**, а длительность фронтов генерируемых импульсов, зависящая от типа ОУ, при этом увеличивается (уменьшается) и составляет в модели 0,03...0,1 мс.


Несимметричность ($t_1 \neq t_2$, рис. 9.47, а) выходных импульсов в схеме *несимметричного* мультивибратора (рис. 9.45) обеспечивается неодинаковыми постоянными времени зарядки и разрядки конденсатора **C** при переключении триггера Шмитта (основного элемента мультивибратора) из уровня $U_{вых}^+$ на уровень $U_{вых}^-$ ($\tau_1 = R_2 C$) и из уровня $U_{вых}^-$ на уровень $U_{вых}^+$ ($\tau_2 = R_1 C$).

Диоды **VD1** и **VD2**, включенные последовательно с резисторами **R1** и **R2** в цепи ООС, обеспечивают поочередное прохождение токов зарядки и разрядки конденсатора **C** при напряжениях на выходе $U_{вых}^+$ и $U_{вых}^-$.


При $R_1 = 50 \text{ кОм}$ и $R_2 = 20 \text{ кОм}$, $C = 50 \text{ нФ}$ расчётная длительность импульсов $t_1 = 0,841 \text{ мс}$; $t_2 = 0,336 \text{ мс}$, частота колебаний выходного напряжения $f = 1/(t_1 + t_2) = 1/[(0,841 + 0,336) \cdot 10^{-3}] = 850 \text{ Гц}$, а измеренные параметры импульсов в схеме с включенными диодами **VD1** и **VD2**: $t_1 \approx 0,96 \text{ мс}$; $t_2 \approx 0,4 \text{ мс}$; $T \approx 1,36 \text{ мс}$, $f \approx 735 \text{ Гц}$.

В схеме *ждушего* мультивибратора ключи **A** и **B** замкнуты (см. рис. 9.45). Схема отличается от автоколебательной схемы наличием диода **VD1**, а также цепи запуска. Напряжение u_C на конденсаторе **C** может иметь только небольшое отрицательное значение (за счёт диода), равное напряжению на открытом диоде $U_{np} = 0,5 \dots 1,2 \text{ В}$. Поэтому оно не может стать более отрицательным, чем напряжение $U_{вых}^- \beta$, которое приложено к неинвертирующему входу ОУ, когда $u_{вых} = U_{вых}^-$ (рис. 9.47, б). Благодаря этому из состояния $u_{вых} = U_{вых}^-$ схема самостоятельно не сможет переключиться.

С приходом положительного запускающего импульса с амплитудой 2 В, превышающей абсолютное значение отрицательного напряжения $u_{вх.н}$ на неинвертирующем входе ОУ, напряжение на выходе $u_{вых}$ начинает возрастать за счёт ПОС так, что, спустя небольшое время, напряжение $u_{вых}$ оказывается равным $U_{вых}^+$. После этого начинается зарядка конденсатора **C** через резистор **R2**. Когда напряжение на нём окажется чуть больше $U_{вых}^+ \beta$, происходит новое переключение схемы к уровню напряжения $U_{вых}^-$. После этого конденсатор разряжается, но только до значения U_{np} диода — схема возвращается в исходное состояние.



а)



б)

Рис. 9.47

Длительность выходного импульса

$$t_1 = \tau \ln(1 + R_3 / R_{oc}) = R_2 C \ln(1 + R_3 / R_{oc}) = 50 \cdot 10^3 \cdot 50 \cdot 10^{-9} \ln[1 + 20/120] = 0,456 \text{ мс.}$$

Измеренная по осциллограмме в схеме с диодами длительность импульса $t_1 \approx 0,650 \text{ мс.}$

9.7.2. Генератор линейно изменяющегося напряжения

Схема (рис. 9.48) простейшего генератора линейно изменяющегося напряжения (ГЛИН) на виртуальном ОУ с RC -цепью в звене ООС представляет собой интегратор, в котором обеспечивается постоянство зарядного тока конденсатора C .




Рис. 9.48

На транзисторе VT типа *n-p-n* собран ключ. Управление транзисторным ключом осуществляется выходным импульсом генератора E1: при подаче на базу транзистора VT напряжения отрицательной полярности транзисторный ключ открыт, а при его прекращении — закрыт.

На вход ГЛИН подается постоянное напряжение $u_{ex} = U_{ex} = -5$ В. Длительность прямоугольных импульсов задана равной $t_u = 5$ мкс, а период следования импульсов $T = 0,2$ мс. По окончании периода T выходное напряжение ГЛИН, равное напряжению на конденсаторе C,

$$u_{вых} = u_C = \frac{1}{C} \int_0^t i_C dt = \frac{U_{ex}}{RC} t = \frac{5}{3 \cdot 10^5 \cdot 10^{-8}} 2 \cdot 10^{-4} = 0,333 \text{ В},$$

а в течение времени t_u выходное напряжение быстро снижается до падения напряжения между электродами коллектор-эмиттер открытого транзистора VT (рис. 9.49).

На временной диаграмме процессу зарядки конденсатора $u_{вых}$ отвечает линейно возрастающая прямая. Когда напряжение на конденсаторе достигает верхнего относительного предела, импульсом генератора E1 открывается транзистор и шунтирует конденсатор, который быстро разряжается через небольшое сопротивление открытого транзистора VT.

9.8. Генераторы синусоидальных колебаний

9.8.1. Ёмкостная трёхточечная схема LC-генератора

Принцип работы генераторов синусоидальных колебаний основан на использовании в схемах колебательных контуров или фазосдвигающих звеньев: моста Вина, двойно-

го T -образного моста, сдвигающих RC -цепей и др. Для всех автогенераторов условием возникновения автоколебаний является наличие положительной обратной связи при коэффициенте усиления K_u , равном или большем единицы.




Рис. 9.49

Рассмотрим простейшие схемы LC -генераторов, представляющих собой устройства, содержащие активный элемент (транзистор, ОУ) и сложные колебательные контуры, собранные по так называемой трёхточечной ёмкостной или трёхточечной индуктивной схеме.

Схема LC -генератора (рис. 9.50) собрана на биполярном транзисторе VT с колебательным контуром LC_1C_2 , частично включенном в коллекторную цепь транзистора с помощью конденсатора C1. Колебательный контур является тем звеном, на котором формируется выходной сигнал генератора.

Для обеспечения незатухающих колебаний генератор должен содержать источник энергии E2 (обычно это источник постоянного напряжения) для восполнения потерь энергии в контуре. Резисторы R_k , R_e , R_{b1} и R_{b2} обеспечивают нормальный режим работы транзистора по постоянному току. Конденсатор C называют конденсатором связи. Поступающий на базу транзистора VT сигнал положительной обратной связи, снимаемый с ёмкостного делителя, образованного конденсаторами C1 и C2, совпадает по фазе с переменным сигналом на коллекторе. Для визуализации результатов моделирования LC -генератора в схему включены осциллограф XSC1, плоттер Боде XBP1, частотомер XFC1 и измеритель искажений синусоиды XDA1.

При разомкнутой цепи положительной обратной связи (при положении переключателя A в верхнем положении) в схеме (рис. 9.50) получается избирательный усили-

тель. При подаче на базу транзистора VT синусоидального напряжения (действующее значение $U_{ex} = 10 \text{ мВ}$) с частотой 5 кГц на выходе усилителя появляется напряжение $K_u U_{ex}$, а на выходе цепи обратной связи — напряжение $K_u U_{ex} \beta$, где β — коэффициент передачи цепи ОС, определяемый коэффициентом передачи ёмкостного делителя. Если произведение $K_u \beta = 1$ (условие баланса амплитуд), то напряжение на выходе цепи ОС будет одинаково по значению с напряжением U_{ex} , совпадая с ним по фазе.




Рис. 9.50

АЧХ (рис. 9.51) избирательного усилителя (рис. 9.50), снятая с помощью плоттера XBP1, из-за наличия конденсатора C1 имеет две резонансные частоты: частоту f_0 , соответствующую резонансу напряжений в последовательном контуре RLC_2 , и частоту f_1 , соответствующую резонансу токов в параллельном контуре RLC_{12} , где $C_{12} = C_1 C_2 / (C_1 + C_2)$. Поскольку $C_{12} < C_1$, то $f_1 > f_0$, однако расхождение между частотами f_1 и f_0 невелико. АЧХ усилителя подобна АЧХ пьезоэлектрического (кварцевого) резонатора, представляющего собой пластинку, вырезанную определённым образом из кристалла природного или искусственного кварца.

При моделировании осциллограмм в среде Multisim точки кривых связаны друг с другом отрезками прямых. Если точек моделирования слишком мало, кривые будут выглядеть угловатыми (рис. 9.52), а точность результатов будет сомнительной, так как настоящие осциллограммы бывают только плавными.

Для получения гармонических колебаний с заданным отклонением, например, 5...7% от синусоидальной функции настроим функцию анализа Transient Analysis. Выполним команды Simulate/Analysis/Transient Analysis (Моделировать/Анализ/Анализ переходных процессов) (рис. 9.53). Моделирование переходных процессов выполняется в диапазоне времени, определяемом параметрами Start Time (Время начала) и End Time. Настройки Maximum time step (Максимальный шаг по времени) определяют

промежутков времени между точками моделирования. При выборе опции **Generate time Steps Automatically** (Создание шага по времени автоматически) программа Multisim будет выбирать максимально большие промежутки между точками моделирования, в результате число точек моделирования будет минимальным. При этом ошибки при моделировании будут удерживаться в диапазоне ниже заданного **Reset to default** (по определению) максимума.




Рис. 9.51




Рис. 9.52

Опция **Minimum number of time points** (Минимальное количество точек по времени) позволяет задать минимальное количество точек для всего времени моделирования. Например, если выбрать значение $MT = 20000$ точек, то максимальный промежуток времени между точками моделирования равен

$$T_{MAX} = (T_{STOP} - T_{START}) / MT = 0,001 / 20000 = 50 \text{ нс.}$$

Можно непосредственно задать значение T_{MAX} , воспользовавшись опцией **Maximum time step** (T_{MAX}). При моделировании схем генераторов гармонических колебаний будем устанавливать $T_{MAX} = 1e-007$ с. Чтобы уменьшить время возник-

новения и нарастания колебаний (рис. 9.54), зададим время начала отображения осциллограмм $TSTART = 0,0019$ с, а время окончания моделирования $TSTOP = 0,002$ с.




Рис. 9.53




Рис. 9.54

Укажем, какие кривые следует отобразить в окне программы **Grapher**. Вызов этой программы на рабочее поле дисплея осуществляется щелчком мыши на кнопке  - **Grapher**, расположенной в командной строке инструментальной линейки. Чтобы определить узлы, с которых будем снимать напряжение, последовательно щелкнем мы-

шью на соответствующих проводах, а при выборе закладок **Properties** (Параметры) определим их номера: это узел 3 (напряжение с выхода конденсатора C2) и узел 9 (выходное напряжение генератора).

Щелчком мышью на вкладке **Output** (Выходные переменные) (см. рис. 9.53, вверху). В открывшемся окне (рис. 9.55) в столбце слева выделим переменную V[3], затем щелкнем на кнопке **Add** (Добавить), и данная переменная отобразится в правом столбце. Повторим эти операции для переменной V[9] и щелкнем мышью на кнопке **Simulate** (Моделировать). После запуска и окончания моделирования откроется окно **Grapher View**, в котором отобразятся обе переменные на одном графике (рис. 9.56).




Рис. 9.55

Частота автоколебаний в первом приближении определяется по формуле

$$f_1 = 1/2\pi\sqrt{LC_1C_2/(C_1 + C_2)} = 1/2\pi\sqrt{5 \cdot 10^{-3} \cdot 5^2 \cdot 10^{-18}/10^{-8}} \approx 45 \text{ кГц.}$$

Полученные результаты моделирования схемы (рис. 9.50): АЧХ генератора (рис. 9.57, а), частота колебаний напряжения $u_{\text{вых}}$ (рис. 9.57, б) и отклонение кривой напряжения от синусоидальной формы, рассчитанное с учётом десяти гармоник ряда Фурье (рис. 9.57, в), показывают, что форма колебаний близка к синусоидальной, а их частота практически совпадает с теоретическим значением.







Рис. 9.56



a)



б)



в)

Рис. 9.57

Изменениями сопротивления R_e в цепи эмиттера транзистора VT и ЭДС источника E2 можно в некоторой степени регулировать амплитуду выходного напряжения. Перестройку частоты LC-генераторов обычно осуществляют изменением ёмкости конденсатора C1 колебательного контура.

9.8.2. Индуктивная трёхточечная схема LC-генератора

Перейдём к рассмотрению индуктивной трёхточечной схемы LC-генератора (рис. 9.58). Первичная обмотка L_k трансформатора образует с конденсатором C_k параллельный контур, включенный в цепь коллектора транзистора VT. Ожидаемая частота автоколебаний $f_1 = 1/(2\pi\sqrt{L_k C_k})$.




Рис. 9.58

В трансформаторе задано активное сопротивление первичной обмотки $R_2 = 2 \text{ Ом}$ для моделирования потерь в контуре. Сигнал ПОС с выводов вторичной обмотки трансформатора подаётся на базу транзистора. При этом фаза наводимой в ней ЭДС (u_{ex}) должна быть противоположной фазе выходного напряжения $u_{вых}$ (рис. 9.59). Выходной сигнал генератора имеет небольшой процент нелинейных искажений (около 3%, см. рис. 9.59).

Наличие трансформаторной обратной связи является основным недостатком трёхточечной индуктивной схемы LC-генератора. Стремление уменьшить габариты и массу генераторов привели к тому, что вместо индуктивных катушек в автогенераторах гармонических колебаний стали использовать резисторы в сочетании с конденсаторами, формируя частотно-зависимые цепи обратной связи.




Рис. 9.59

9.8.3. RC-генератор синусоидальных колебаний

Схема RC-генератора (рис. 9.60) собрана на операционном усилителе, в которой в качестве звена ПОС использован мост Вина (рис. 9.61, а).

В RC-генераторе, как и в схеме LC-генератора, неизменным остаётся общее требование, выполнение которого позволяет получить синусоидальный выходной сигнал: генерация должна возникнуть и поддерживаться на одной-единственной частоте, для которой выполняется условие баланса амплитуд и условие баланса фаз (см. п. 4.7).

Мост Вина (рис. 9.61, а) представляет собой четырёхплечный мост переменного тока, состоящий из двух частотно-зависимых RC-звеньев, в одном из которых резистор R_1 и конденсатор C_1 соединены между собой последовательно, а в другом плече элементы R_2 и C_2 соединены параллельно, и резистивной ветви, содержащей два последовательно соединённых резистора R_3 и R_5 .

Существует единственная частота, на которой частотно-зависимый четырёхплечный мост Вина балансируется.

Эту частоту определяют по формуле $f_1 = 1/2\pi\sqrt{C_1C_2R_1R_2}$.






Рис. 9.60



б)

Рис. 9.61

При $R_1 = R_2 = R$ и $C_1 = C_2 = C$ генератор имеет минимальные нелинейные искажения выходного сигнала и возбуждается на частоте

$$f_1 = 1/(2\pi RC).$$

При $R = 20$ кОм и $C = 10$ нФ частота $f_1 \approx 796$ Гц.

На частоте f_1 квазирезонанса коэффициенты передачи $\beta = U_2/U_1$ левой и правой ветвей моста одинаковы и равны $1/3$ (рис. 9.62, а), а фазовый сдвиг Ψ (рис. 9.62, б) между подводимым к мосту напряжением u_1 и выходным u_2 (см. рис. 9.61, б) равен нулю. Характеристики $\beta(f) = U_2(f)/U_1(f)$ и $\Psi(f)$ получены с помощью плоттера Боде ХРВ1, включенного в схему (рис. 9.61, а).




Рис. 9.62

При малейшем отклонении частоты сигнала вверх или вниз относительно частоты f_1 , на выходе моста появляется сигнал с фазовым сдвигом относительно входного сигнала на $\pm 90^\circ$. Поэтому мост Вина в RC -генераторах немного расстраивают, увеличивая сопротивление резистора R_5 (или уменьшая сопротивление резистора R_3), в результате чего создаётся входное напряжение $u_2 = u_a - u_b$ операционного усилителя ОРАМП (см. рис. 9.60). Так как на частоте f_1 напряжение u_a узла a совпадает с напряжением u_1 , его используют для создания ПОС, а несколько меньшее напряжение u_b узла b — для ООС.

В схеме (рис. 9.60) на неинвертирующий вход ОУ поступает сигнал ПОС из узла *a* левой ветви моста, состоящей из двух *RC*-звеньев с учетом входного сопротивления ОУ, а несколько меньший по амплитуде сигнал ООС поступает на инвертирующий вход ОУ из узла *b* правой ветви моста, состоящей из резисторов **R3** и **R5**.

Элементы резистивной ветви моста Вина выбирают в соответствии с выражением $R_3 = 2R_5(1 + \Delta)$, где $\Delta = 0,01 \dots 0,1$ — часть сопротивления, на которую необходимо увеличить сопротивление резистора **R5**, чтобы получить необходимую разбалансировку моста. Коэффициент усиления ОУ при разбалансировке $\Delta = 0,01$ должен превышать 900, а при $\Delta = 0,1$ — только 90. Лишь при таких значениях коэффициента K_u собранная на ОУ схема (рис. 9.60) превращается в генератор. •

Для стабилизации работы в схеме (рис. 9.60) *RC*-генератора применена симметричная нелинейная обратная связь для обеих полувольт выходного напряжения u_1 , обеспечиваемая двумя стабилитронами **VC1** и **VC2** с напряжением стабилизации $U_{cm} = 5,1$ В. Надёжное возбуждение генератора достигнуто за счёт корректировки коэффициента ООС изменением сопротивлений резисторов **R3** и **R5**.

В реальном *RC*-генераторе обычно частота плавно перестраивается в пределах заданного диапазона, для чего используются вдвоенные переменные резисторы **R1** и **R2** или вдвоенный блок конденсаторов **C1** и **C2** с изменяемыми ёмкостями.

Тема 10

Моделирование схем цифровых и аналого-цифровых устройств

10.1. Библиотеки цифровых устройств и инструментарий программной среды MS10

Основу многих электронных устройств и ЭВМ составляют цифровые схемы логических элементов, регистров, счётчиков, коммутаторов, дешифраторов, сумматоров, преобразователей и т. п. Понимание принципов функционирования этих схем и методов синтеза сложных систем на их основе является необходимым условием того, чтобы готовые изделия беспричинно не отказывались выполнять свои функции. Нынешнему поколению студентов самых различных специальностей предстоит обеспечить высокую надёжность создаваемых автоматических цифровых и смешанных аналого-цифровых устройств, управляющих объектами, процессами и производственными системами.

В теме 8 приведен перечень библиотек среды MS10. В этой теме при моделировании схем будут использованы интегральные микросхемы из библиотек: **TTL** (Логические микросхемы семейства TTL), **CMOS** (КМОП-микросхемы), **Misc digital** (цифровые микросхемы), **Mixed** (АЦП и ЦАП) и **Indicator** (Индикаторные устройства). При моделировании схем цифровых устройств будут даны необходимые пояснения особенностей применения соответствующих элементов и микросхем. Здесь же целесообразно дать краткое описание таких инструментов MS10, как **Word Generator** и **Logic Analyzer**, без которых анализ электронных схем с цифровыми многополюсными элементами значительно усложняется.

10.1.1. Генератор бинарного слова

Генератор бинарного слова (Word Generator) размещён на панели инструментов, находящейся справа от рабочего окна программы MS10. Чтобы "перетащить" его на рабочее поле, щёлкнем мышью вначале на кнопке  **Word Generator**, а затем в нужном месте

рабочего окна среды MS10. Условное изображение генератора XWG1 (рис. 10.1, а) выводится на рабочем поле. Как видим, генератор XWG1 имеет 32 выхода, пронумерованные от 0 до 31, т. е. он является 32-разрядным. Выходы размещены с обеих сторон прямоугольника, по восемь выходов в каждой из 4-х групп. На каждом выходе сформирован независимый от других логический сигнал, который может использоваться как входной для логических схем.




Рис. 10.1

При моделировании схем можно использовать любое количество выходов. На начальном этапе изучения цифровых схем устройств будут использоваться первые 4 или 8 выходов. Так как генератор обычно размещают слева от исследуемой схемы, то, чтобы упростить работу с инструментом, перевернем его по горизонтали (рис. 10.1, б). Для этого нужно:

- щёлкнуть правой клавишей мыши на изображении генератора;
- в открывшемся окне щёлкнуть мышью на опции **Flip Horizontal** (Перевернуть по горизонтали).

Прежде чем включать генератор XWG1 в работу, необходимо его запрограммировать. Для этого щёлкнем два раза мышью на его изображении и в открывшемся окне (рис. 10.1, в), оставив шестнадцатеричную систему исчисления **Hex**, можем:

- задать возрастающие значения счёта в ячейках памяти генератора от 0 до 3FF, т. е. автоматически ввести возрастающие 1024 значения. Для этого щёлкнем мышью на кнопке **Set** (Настроить), выберем в блоке **Pre-set Patterns** (рис. 10.2) опцию **Up Counter** (Возрастающий счёт) и щёлкнем мышью на кнопке **Accept** (Принять);
- ввести вручную ограниченное число как возрастающих, так и нисходящих значений счета генератора. Например, для четырехразрядных элементов нужно,

чтобы генератор выполнял счёт от 0 до 15 (F) и обратно. Для этого найдем и выделим ячейку 10 (позиция памяти инструмента **Word Generator**, в которой записано число 16 (рис. 10.3, а)). Запишем в неё шестнадцатеричный код **E** (десятичное число 14) и нажмём клавишу **Enter** клавиатуры (рис. 10.1, б). При этом курсор сместится на следующую ячейку памяти, куда занесём код **D** и т. д. до номера 1.

Примечание. Введение нисходящих значений удобно осуществлять в привычной десятичной системе исчисления. Для этого в опции **Display** следует выбрать кружок **Dec**;

- ввести с клавиатуры необходимые двоичные слова (комбинации из нулей и единиц) в ячейки памяти, которые затем выводятся на соответствующие клеммы-выводы в выбранном коде (в шестнадцатеричном (**Hex**), десятичном (**Dec**), двоичном (**Binary**) или в коде **ASCII**).

Другие опции настройки **Set** (см. рис. 10.2):

- **Clear buffer** (Очистка буфера) — стереть содержимое всех ячеек памяти генератора;
- **Down Counter** (Обратный счёт) — заполнить ячейки памяти кодовыми комбинациями, начиная с ячейки с адресом 3FF до ячейки с адресом 0);
- **Shift Right** (Правая запись) — заполнить каждые четыре ячейки комбинациями 8-4-2-1 со смещением их в следующих четырёх ячейках вправо;
- **Shift Left** (Левая запись) — то же самое для комбинации 1-2-4-8, но со смещением влево.

После ввода содержимого ячеек памяти нужно задать генератору начальную и конечную ячейки данных. По умолчанию новый цикл моделирования начинается с ячейки, которая содержит индикатор начального положения — синяя стрелка, направленная вниз (см. рис. 10.1, в), а конечная ячейка данных располагается после всех 1024 ячеек — синяя стрелка, направленная вверх (см. рис. 10.2, справа внизу).






Рис. 10.2



а)



б)

Рис. 10.3

Для приведенного выше примера нужно оставить начало счёта на ячейке с адресом 0 и закончить счёт на 29-й ячейке. Для этого, найдя ячейку с адресом 21 (или 29 в десятичной системе исчисления), выделим её и щёлкнем правой клавишей мыши. В открывшейся закладке (рис. 10.4, справа) щёлкнем мышью на опции **Set Final**

Position (Настроить конечное значение). Индикатор (стрелка) конечного положения появится слева от содержимого указанной ячейки памяти.




Рис. 10.4

Проверим правильность выполнения заданного счёта генератором посредством выбора режима **Cycle** (Цикл) его работы. Генератор последовательно и циклично выводит содержимое каждой ячейки памяти от начальной до конечной. При нажатии кнопки режима **Set** или **Burst** работа генератора приостанавливается.

При испытании схемы в режиме **Cycle** циклический счет повторяется до окончания процесса моделирования.

Уточним работу генератора **XWG1** при выборе других режимов:

- в режиме **Burst** (Просмотр) цикл выполняется один раз;
- в режиме **Step** (Шаг) последовательно выводится содержимое одной ячейки после каждого щелчка мышью на кнопке **Step**. Этот режим полезен при отладке схем.

В закладке **Set** при программировании генератора, выделив ячейку и щелкнув на ней правой клавишей мыши, можно выбрать опцию **Set Break-Point** (Выбрать точку прерывания) в цикле. Выполнение цикла после прерывания продолжится после щелчка мышью на одной из кнопок: **Cycle**, **Burst** или **Step**. Отменить точку прерывания можно (после щелчка мышью на ячейке с пометкой прерывания), выполнив команду **Delete Break-Point**.

Во время моделирования перемещающийся вдоль ячеек курсор ► в окне генератора указывает на текущую ячейку (рис. 10.5). Щелчком мыши на другой ячейке после остановки моделирования и выборе команды **Set Cursor** (Настроить курсор) можно изменить текущее положение курсора.




Рис. 10.5

Кроме этого, нужно задать *частоту счёта* моделирования в окне **Frequency** (Частота) или оставить 1 кГц по умолчанию, *срабатывание триггеров* (по переднему  или заднему фронту  запускающего сигнала) и *способ синхронизации* (внутренняя синхронизация (**Internal**) или внешняя (**External**)) (см. рис. 10.5).

На этом программирование инструмента **Word Generator** заканчивается, и он готов к работе.

Внимание!

Не забудьте записать (используя команду **Save** в меню **Set**) выполненные настройки инструмента **XWG1** с тем, чтобы их восстановить (воспользовавшись командой **Load**) после очистки буфера памяти инструмента или при добавлении инструмента **Word Generator** во вновь создаваемую схему.

10.1.2. Логический анализатор

Анализатор бинарного слова "перетаскивается" на рабочее поле среды MS10 из панели инструментов после щелчка мышью на кнопке  **Logic Analyzer**. Анализатор предназначен для отображения на его экране 16-разрядных кодовых последовательностей, подаваемых на вход одновременно из 16-ти точек схемы, а также значений координат сигнала в местах расположения визиров в виде шестнадцатеричных чисел в окне, расположенного внизу экрана анализатора.

Как следует из условного изображения инструмента **XLA1** (рис. 10.6, а), он имеет 16 входных каналов (входов), помеченных цифрами от 1 до F (а не от 0 до F), т. е. в де-

сятичной системе исчисления первый канал имеет номер 1 (**Term 1**), а последний F — номер 16 (**Term 16**). В окне инструмента XLA1 (рис. 10.6, б), открывающегося после двойного щелчка мышью на его условном изображении, могут отобразиться 16 логических сигналов, если ко всем входам подвести сигналы с узловых точек (выходов) анализируемой цифровой схемы.




Рис. 10.6

На экране инструмента XLA1 размешены две визирные линии (визеры): красная 1 и синяя 2, с помощью которых можно измерять значения входных кодированных слов и их координаты по времени, а также временной сдвиг между визирными линиями. Перемещать визирные линии можно как плавно с помощью мыши, так и дискретно с помощью кнопок T1 и T2, расположенных внизу окна.

Настройка инструмента XLA1 заключается в установке частоты его таймера, которая должна в несколько раз превышать частоту изменения входного сигнала, в том числе частоту логических сигналов с генератора XWG1, параметров запускающего сигнала и в выборе режима работы дисплея анализатора.

Для этого щёлкнем мышью на кнопке **Set** в блоке **Clock**, и в открывшемся окне (см. рис. 10.6, б) в закладке **Clock Rate** (Частота таймера) нужно задать частоту, большую частоты генератора в 2^n раз, например, 16 кГц. Сохраним в закладке **Clock Source** (Источник синхронизации) режим внутренней синхронизации (**Internal**). В окне **Trigger Qualifier** можно установить значение логического сигнала: 0, 1 или X (Неопределённое состояние), при котором осуществляется запуск анализатора. Завершим настройку блока **Clock** щелчком мыши на кнопке **Accept**.

После щелчка мышью на кнопке **Set** в блоке **Trigger** в открывшемся окне (рис. 10.7, а) можно установить или оставить без изменения дополнительные условия запуска анализатора:

- запуск или по переднему (**Positive**) — установлен по умолчанию, или по заднему (**Negative**), или по обоим (**Both**) фронтам сигнала;
- запуск анализатора в соответствии с выбранным булевым выражением с тремя логическими переменными (каналами **A**, **B** и **C**), 16-разрядные двоичные числа которых набираются предварительно с клавиатуры в соответствующих окнах путём введения символов 0, 1 или X в каждый разряд. Например, при выборе выражения **B OR C** запуск анализатора осуществляется от канала **B** или **C** и т. д.





Рис. 10.7

Прежде чем начать моделирование схемы, нужно выполнить настройку дисплея логического анализатора, в частности, нужно указать количество импульсов таймера, приходящихся на одно деление (**Clocks/div**), выбрав одно из чисел 1, 2, 4, 8, 16, ..., 128. Если в анализаторе задана частота таймера 16 кГц, а частота генератора слова 1 кГц, то для того, чтобы одно деление дисплея соответствовало 1 мс, нужно выбрать 16 импульсов/деление (рис. 10.7, б).

10.1.3. Схема проверки настроек инструментов Word Generator и Logic Analyzer

Для демонстрации результатов моделирования инструментов **Word Generator** и **Logic Analyzer** соединим выходы 0, 1, 2 и 3 генератора с входами 1, 2, 3 и 4 анализатора, "перетащим" из библиотеки **Indicator** и включим в схему 7-сегментный дисплей типа **DCD-HEX** и четыре пробника **X4**, **X3**, **X2** и **X1** с пороговыми напряжениями 2,5 В (рис. 10.8). Если поданное на пробник напряжение, соответствующее низкому уровню напряжения (логическому 0, в данном примере менее 2,5 В), то пробник не будет светиться, а при поданном на него напряжении, соответствующем логической 1 (больше 2,5 В), пробник засветится.

При щелчке мышью на кнопке **Cycle** начинается моделирование. Будет видно, как на экране генератора **XWG1** перемещается указатель позиций считывания ячеек памяти, на экране анализатора **XLA2** изменяются бинарные значения сигналов на каждом входе, на индикаторе **DCD_HEX** изменяются показания от 0 до F, а потом обратно до 0, и наблюдаются кратковременные свечения отдельных пробников **X1...X4**. Чтобы остановить моделирование, нужно нажать на кнопку  **Run/Stop Simulation**.

При щелчке мышью на кнопке **Burst** выполняется один цикл, начиная с адреса ячейки, на котором стоит указатель начала считывания значений ячеек памяти генератора.

Наиболее эффективным для усвоения принципов функционирования логических генератора и анализатора будет пошаговый анализ процесса моделирования. При каждом щелчке мышью на кнопке **Step** можно наблюдать на экране анализатора и заносить в тетрадь импульсы входных сигналов и номера пробников, которые светятся при очередном шаге моделирования и соответствующем показании индикатора (таблица 10.1). Так, на восьмом шаге (см. рис. 10.8) индикатор показывает число 7, светятся пробники **X3**, **X2** и **X1** (в генераторе считано бинарное число 0111).

Т а б л и ц а 10.1

Пробники	X4	X3	X2	X1
Десятичные числа индикатора DCD-HEX (от 0 до 16), при которых светится пробник				1, 3, ...




Рис. 10.8

Ниже экрана анализатора в небольшом окне высвечиваются интервалы машинного времени от начала моделирования до отметки положения визирных линий, временной сдвиг между визирами (приблизительно 4 мс) и шестнадцатеричные числа 3 и 7 — измеренные значения входных сигналов.

10.2. Логические элементы и схемы

10.2.1. Двоичные логические элементы

Схема (рис. 10.9) собрана на двоичных основных [OR (ИЛИ), AND (И) и NOT (НЕ)] и универсальных (базовых) [NAND (И-НЕ) и XOR (ИЛИ-НЕ)] логических элементах, расположенных в библиотеке **Misc Digital/TIL**. В схему добавлены ключи 1, 2, ..., 9, пробники X1, X2, ..., X5 с пороговыми напряжениями 5 В, генератор прямоугольных сигналов E1 с амплитудой $E = 5$ В, длительностью импульса $t_u = 0,16$ с и периодом $T = 4$ с, и логический анализатор XLA1. Для удобства измерения сигналов выходы логических элементов подключены к входам 2, 4, 6, 8 и 10 анализатора.

При моделировании происходит медленная развёртка временных диаграмм в окне анализатора. При достижении интервала времени, равном 70...80% ширины окна, рекомендуется выключить процесс моделирования посредством кнопки **Run/Stop**.

Оперируя ключами 1, 2, ..., 9, можно сформировать все возможные комбинации аргументов x_1 и x_2 (00, 01, 10 и 11) на входе дизъюнктора (OR), конъюнктора (AND), штриха Шеффера (NAND) и стрелки Пирса (NOR) и увидеть значения выходных логических функций y_k (0 или 1) на экране анализатора. Заметим, что если ключ замкнут, то на этот вход элемента будет подана логическая единица (положительный потенциал 5 В), а при разомкнутом ключе — логический ноль. Поскольку инвертор (NOT) имеет один вход, то для формирования двух значений входного сигнала (логической единицы или логического нуля) достаточно одного ключа 5.

Значения функций исследуемых элементов можно проконтролировать с помощью пробников X1, X2, ..., X5: если выходной сигнал элемента равен логической единице, то включенный на выходе этого элемента пробник светится. При положении ключей схемы (рис. 10.9) функции элементов OR, AND и NOR равны логической единице.

Результаты моделирования следует занести в таблицу 10.2.

Т а б л и ц а 10.2

Дизъюнктор [ИЛИ (OR)]			Конъюнктор [И (AND)]			Инвертор НЕ (NOT)]		Штрих Шеффера [И-НЕ (NAND)]			Стрелка Пирса ИЛИ-НЕ (NOR)]		
x_1	x_2	y	x_1	x_2	y	x	y	x_1	x_2	y	x_1	x_2	y
0	0		0	0		0		0	0		0	0	
0	1		0	1		0		0	1		0	1	
1	0		1	0		1		1	0		1	0	
1	1		1	1		1		1	1		1	1	





Рис. 10.9

10.2.2. Логические схемы на элементах ИЛИ, И и НЕ

Пусть задана логическая функция с тремя аргументами a , b и c

$$y = (ab + \bar{c})(\bar{a} + \bar{b} + c)(a + b + c).$$

Анализ функции показывает, что для построения логической схемы нам потребуются три инвертора, три дизъюнктора, причем один дизъюнктор с двумя, а два — с тремя входами, и два конъюнктора, причём один с двумя, а другой с тремя входами.

Построение логической схемы по заданной функции начнём с "перетаскивания" логических элементов из библиотеки **Misc Digital/TIL**, располагая их, начиная с входа, а именно: три инвертора **NOT** (**NOT1**, **NOT2** и **NOT3**) для получения инверсий $\bar{a}$, $\bar{b}$ и $\bar{c}$ аргументов a , b и c , затем конъюнктор **AND1** с двумя входами для реализации функции ab и три дизъюнктора: **OR2** для реализации функции $y_1 = a + b + c$, **OR3** для реализации функции $y_2 = \bar{a} + \bar{b} + c$, **OR1**, реализующий функцию $y_3 = ab + \bar{c}$, разместив их друг под другом (рис. 10.10). Для выполнения функции логического умножения $y = y_1 y_2 y_3$ добавим в схему конъюнктор **AND2** с тремя входами, к выходу которого подключим пробник **X2** для сигнализации появления логической единицы на выходе схемы. Выбираем источник прямоугольных сигналов **E1** и ключ **1**, расположив их на входе схемы.




Рис. 10.10

Соединив "проводниками" входы и выходы элементов в соответствии с логическими выражениями составляющих заданной функции и записав ожидаемые результаты выполнения операций на выходах элементов (рис. 10.11), можно приступить к моделированию. С этой целью вначале щелкнем мышью на кнопке **Run/Stop**, затем нажмём управляющую ключом клавишу с цифрой **1** клавиатуры. Если соединения выполнены правильно, то пробник **X2** засветится. При выключении ключа **1** пробник гаснет. Эти операции можно повторять несколько раз. По окончании моделирования щёлкнем мышью на кнопке **Run/Stop**.

Составив несколько выражений логической функции, можно организовать занятие в классе по аналогичной методике, выдав студентам индивидуальные задания. При

этом выходы отдельных элементов и элемента AND2 можно подключить к входам логического анализатора для проверки результатов реализации функций указанными элементами.




Рис. 10.11

Примечание

Основным измерительным прибором для проверки цифровых электронных схем является логический пробник. После двойного щелчка мышью на его изображении в открывшемся окне можно задать уровень высокого напряжения, например, 5 В (см. рис. 10.11), при котором он светится. Если пробник не светится, то это обычно означает, что уровень проверяемого напряжения находится в промежутке между высоким и низким. Поиск неисправностей нужно начинать с проверки подачи сигналов высокого уровня генератором сигналов на входы элементов, затем проверить правильность выполнения ими логических функций в схеме и проконтролировать появление сигналов на выходах.

10.3. Триггеры

10.3.1. RS-триггер на логических элементах ИЛИ-НЕ

Простейший асинхронный RS-триггер собран на четырёх логических элементах И-НЕ (NAND) (рис. 10.12). На входы S и R элементов NAND1 и NAND2 через ключи 1 и 2 подаются логические сигналы 1 или 0 от источника прямоугольных импульсов E1 с амплитудой 5 В. К выходам Q и $\bar{Q}$ элементов NAND3 и NAND4, т. е. к выходам триггера, как и к его входам S и R , подключены пробники X1, X2, X3 и X4 с пороговым напряжением 5 В.

Задавая код (00, 01, 10) состояния ключей (входных сигналов), нетрудно составить таблицу истинности для этого типа триггера (см. таблицу 6.3), воспользовавшись порядком засвечивания разноцветных пробников. Щелкнув мышью на кнопке Run/Stop,

и с помощью ключей подав на вход триггера сигналы $S=1$, $R=0$ (см. рис. 10.12), получим $Q=1$ и $\bar{Q}=0$. Можно убедиться, что при запрещённом коде 11 входных сигналов на обоих выходах RS -триггера могут засветиться оба пробника, или оба не светятся.




Рис. 10.12

Если к входам триггера (рис. 10.12) подключить логический генератор **XWG1**, запрограммировав его первые три ячейки кодами 00, 10 и 01, а входы и выходы триггера соединить с входами логического анализатора **XLA1**, то, включив моделирование в режиме **Burst** (два цикла), на экране анализатора получим временную диаграмму состояний RS -триггера (рис. 10.13) при частоте генератора $XWG1$ $f_g = 10$ кГц, частоте таймера анализатора $XLA2$ $f_a = 0,1$ МГц, уровнях высокого напряжения $U_m = 5$ В и числе импульсов таймера, приходящихся на одно деление, $Clocks/div = 8$.




Рис. 10.13

10.3.2. Триггеры Т-, D- и JK-типа

Схема (рис. 10.14) позволяет провести моделирование в режимах **Step**, **Burst** и **Cycle** логического генератора **XWG1** тактового *T*-триггера, триггера задержки (*D*-триггера) и универсального *JK*-триггера в интегральном исполнении, в частности, снять временные диаграммы и заполнить таблицы истинности. Тактовые импульсы с выхода генератора **E1** с амплитудой 5 В и с частотой 500 кГц подаются на 1С-входы триггеров и на вход 20 анализатора **XLA1**. С источника постоянного напряжения **VCC** подано постоянное напряжение 5 В (имитирующее сигнал 1) на $\overline{1CLR}$ - и $\overline{1PK}$ -входы, а на управляющие входы *1J* и *1K* *JK*-триггера подаются сигналы 01010101 и 00110011 с частотой 500 кГц с выходов 1 и 2 логического генератора. С выхода 3 генератора **XWG1** сигнал 01010101 подаётся на вход *1D* *T*-триггера, а сигнал 00110011 с выхода 4 — на вход *1D* *D*-триггера.

При составлении индивидуальных заданий студентам целесообразно задать другое содержание ячеек памяти (другие коды выходных сигналов) генератора **XWG1**. В качестве примера на рис. 10.15 приведены временные диаграммы состояния исследуемых триггеров при содержимом ячеек памяти генератора 0000, 0101, 1010, 1111, 0000, 0101, 1010, 1111.

При таком программировании генератора **XWG1** и моделировании в режиме **Step** можно составить полную таблицу состояний триггеров, в том числе состояние *JK*-триггера с приходом тактового сигнала $C = 1$, когда сигнал $J = 1$ и $K = 1$, а $Q = 0$ или $Q = 1$.

10.4. Дешифратор и шифратор

Логическая комбинационная схема *дешифратора* (рис. 10.16), имеющая 3 информационных входа **A**, **B** и **C** и 8 выходов (**Y0...Y7**), содержит:

- интегральный дешифратор (*decoder* — **DC**) 3х8, преобразующий позиционный 3-разрядный двоичный код в *унитарный* "1 из 8": в выходной 8-разрядной кодовой комбинации только одна позиция занята единицей, а все остальные — нулевые. В зависимости от входного двоичного кода, например, 001 на выходе **DC** появляется сигнал 1 только на одной (второй, см. рис. 10.16) из 8-ми выходных линий, к которым подключены пробники **X0...X7**. Данный тип шифратора относится к шифраторам с разным уровнем входных и выходных сигналов: активные входные уровни соответствуют уровню логической единицы, а активные выходные сигналы — уровню логического нуля;
- логический генератор слова **XWG1**, логические слова в ячейках памяти которого эквивалентны числам от 0 до 7 (рис. 10.17, слева);
- логический анализатор **XLA1**, на экране которого записаны временные диаграммы как входных (**A**, **B** и **C**), так и восемь (**Y0**, **Y1**, ..., **Y7**) инвертированных выходных сигналов, полученных при пошаговом режиме **Step** генератора;

- источник VCC (5 В), напряжение с выхода которого подано на инвертор NOT. Логический ноль с инвертора подается на управляющий вход дешифратора: при $\overline{G} = 0$ дешифратор находится в активном состоянии.

Восемь инверторов C0...C7 включены в схему для наблюдения при помощи логических пробников уровней сигналов на выходах инверторов. Последовательно подавая логические слова от генератора (щёлкая мышью на кнопке Step), можно убедиться, что при каждой новой двоичной кодовой комбинации на входе засвечивается только один пробник, который "распознаёт" свой код.




Рис. 10.15




Рис. 10.16

По результатам моделирования рекомендуется зарисовать с экрана анализатора временные диаграммы сигналов, составить и заполнить таблицу функционирования дешифратора DC 3x8.

Шифратор (coder — CD) по отношению к дешифратору выполняет обратную функцию: он преобразовывает m -разрядный код в n -разрядный двоичный код. Если подключить выходы Y0...Y7 дешифратора DC (см. рис. 10.16) к входам D0...D7 шифра-

тора CD, то на выходе CD получим 3-разрядные двоичные коды $A0 = A$, $A1 = B$ и $A2 = C$, т. е. получим шифратор 8x3 (рис. 10.18).




Рис. 10.17




Рис. 10.18

Видоизменив схему дешифратора DC и шифратора CD (отсоединив провод C, подходящий к дешифратору, и провод A2 с выхода шифратора), получим дешифратор 2x4 и шифратор 4x2. Рекомендуется провести указанные видоизменения схемы (рис. 10.18) и составить таблицы функционирования дешифратора 2x4 и шифратора 4x2.

10.5. Демultipлексор и мультиплексор

Демultipлексор DMS 1o8 (из 1 → 8) (рис. 10.19) имеет один информационный вход (с активными высоким G1 и низким G2 уровнями), три адресных A, B и C входа, раз-

решающий **GL** вход с активным низким уровнем и восемь **Y0...Y7** выходов, соединённых с входами логического анализатора **XLA1**. На вход анализатора также подаются сигналы с адресных входов **A**, **B** и **C**. С помощью ключей **A**, **B** и **C** можно сформировать восемь двоичных логических адресных слов. На экране анализатора записаны результаты моделирования демультиплексора при пошаговой подаче адресных слов от 111 до 000 посредством кнопки **Stop** выключателя **Run/Stop**.




Рис. 10.19

Чтобы обеспечить медленное перемещение лучей на экране анализатора, была установлена частота его таймера $f_a = 500$ Гц и число импульсов, приходящихся на одно деление, $\text{Clocks/div} = 80$. Установив код ключей 111, после щелчка мышью на кнопке **Run/Stop** кривые адресных и выходных логических сигналов медленно разворачиваются во времени на экране анализатора. При их приближении к линии разметки экрана щелчком мыши на кнопке **Stop** останавливался процесс моделирования, с помощью ключей задавалась следующая спадающая счётная комбинация адресных сигналов (110), щелчком мыши на кнопке **Stop** подавалась команда на продолжение моделирования и т. д., пока не был записан процесс моделирования при адресном слове 000.

Результаты моделирования показывают, что для каждой комбинации адресных сигналов демультиплексор формирует логический 0 на одном из выходов, номер которого соответствует определенному кодовому слову на входе, т. е. демультиплексор подобен коммутатору, посредством которого поток цифровой информации разделяется на 8 выходных потоков. Если адресные входы **A**, **B** и **C** принять в качестве информационных входов, а вход **G1** (**G2**) в качестве входа разрешения работы, то мультиплексор превратится в дешифратор.

Автоматизировать процесс моделирования демультиплексора можно, если к его входу подключить логический генератор **XWG1** (рис. 10.20), запрограммировав его ячейки памяти адресными кодами от 0000 до 1111, так как выбран демультиплексор **DMS 1**→16.

Результаты моделирования мультиплексора представлены на рис. 10.21.




Рис. 10.20




Рис. 10.21

Временные диаграммы выходных сигналов сняты при режиме **Step** генератора XWG1, начиная с комбинации 0000 адресного сигнала и заканчивая комбинацией 1111.

Соответствующий активный выход имеет низкий логический уровень, поэтому пробник на этом выходе не светится. На рис. 10.20 последней кодовой комбинацией на входе демультиплексора была 1111, поэтому пробник X16 не светится.

Моделирование мультиплексора MS 8→1 (из 8 в 1) можно провести с помощью схемы (рис. 10.22). Мультиплексор MS с разрешающим входом G осуществляет передачу сигнала с каждого информационного входа D0...D7, заданного 3-разрядным кодом ABC — адресом выбираемого входа, на единственный выход Y. Разрядность (3) управляющего сигнала определяет количество входов ($2^3 = 8$), с которых мультиплексор позволяет осуществить приём информации.




Рис. 10.22

Если предположить, что к входам D0...D7 мультиплексора MS присоединено 8 источников цифровых сигналов — генераторов последовательных двоичных слов, то байты от любого из них можно передавать на выход Y. Так, на схеме (рис. 10.22) с помощью ключей A, B и C был сформирован управляющий сигнал 111, поэтому при G = 1 с выхода Y на вход анализатора поступают байты (сигнал 01001110) с 8-го разряда логических слов генератора XWG1 (на рис. 10.23 показаны стрелкой), поступающие на вход D7 мультиплексора.

Если ключ A поставить в нижнее положение (адресный вход 011), то на выход Y мультиплексора будут поступать байты 4-го разряда логических слов, записанных в ячейки генератора XWG1, и т. д.

Так как мультиплексор может пропустить на выход сигнал с любого входа, адрес которого установлен на соответствующих адресных входах, то на основе мультиплексоров реализуют логические функции, подавая на информационные входы логичес-

кие 1 или 0 в соответствии с таблицей истинности, а на адресные входы — аргументы функции.




Рис. 10.23

10.6. Цифровой компаратор

Цифровой 4-разрядный *компаратор* (рис. 10.24) выполняет сравнение двух бинарных чисел А (А3А2А1А0) и В (В3В2В1В0) одинаковой разрядности с определением их равенства $A = B$ или неравенства $A > B$, $A < B$.

Компаратор **Comp4** реализует логические функции, приведенные в таблице истинности (таблица 10.3).

Т а б л и ц а 10.3

Входы								Выходы		
A3	B3	A2	B2	A1	B1	A0	B0	Y>	Y=	Y<
1	0	x		x		x		1	0	0
1	0	1	0	x		x		1	0	0
1	0	1	0	1	0	x		1	0	0
1	0	1	0	1	0	1	0	1	0	0
0	0	0	0	0	0	0	0	0	1	0
1	1	1	1	1	1	1	1	0	1	0
0	1	0	1	0	1	0	1	0	0	1
0	1	0	1	0	1		x	0	0	1
0	1	0	1	x		x		0	0	1
0	1	x		x		x		0	0	1

П р и м е ч а н и е. x — любое состояние




Рис. 10.24

При сравнении многоразрядных двоичных чисел используется следующий алгоритм. Сначала сравниваются значения старших разрядов. Если они различны, то эти разряды и определяют результат сравнения. Если они равны, то необходимо сравнить следующие за ними младшие разряды и т. д.

На рис. 10.25 показано содержание запрограммированных ячеек памяти логического генератора XWG1, а на рис. 10.26 — временные диаграммы входных и выходных [$Y_> (A > B)$, $Y_=(A = B)$ и $Y_< (A < B)$] сигналов, характеризующих работу компаратора. Моделирование проведено в пошаговом режиме Step генератора XWG1.




Рис. 10.25




Рис. 10.26

Только при равенстве разрядов двоичных чисел: $A = 1111$ и $B = 1111$, $A = 0000$ и $B = 0000$ (см. шаги 5 и 6 на рис. 10.25) на выходе $Y_$ компаратора формируется логическая единица ($Y_ = 1$). На первых четырёх шагах $Y_> = 1$ ($A > B$), а на последних четырёх $Y_< = 1$, так как $B < A$. Перед моделированием компаратора рекомендуется заполнить несколько ячеек памяти генератора XWG1 другими комбинациями чисел A и B .

10.7. Универсальный регистр

Моделирование универсального 4-разрядного *регистра* можно провести с помощью схемы (рис. 10.27). Универсальный регистр сдвига 74LS194N (отечественные аналоги-микросхемы K230ИР2, KM155ИР1, K176ИР3) способен сдвигать информацию и вправо, и влево, возможна как параллельная, так и последовательная запись данных. Регистр имеет параллельные входы (A, B, C, D), параллельные выходы (OA, OB, OC, OD), последовательные входы (SR, SL), цепь прямой очистки регистра по входу и управляющие входы ($S0$ и $S1$) — входы задания режима:

- $S0 = 1, S1 = 1$ — запись данных в регистр по входам A, B, C, D ;

- $S0 = 1, S1 = 0$ — сдвиг данных влево в направлении от OA к OD ;
- $S0 = 0, S1 = 1$ — сдвиг данных вправо в направлении от OD к OA ;
- $S0 = 0, S1 = 0$ — входы регистра недоступны (блокировка).




Рис. 10.27

Составим план исследования регистра и заполним ячейки памяти генератора **XWG1** на основе правил функционирования регистра сдвига **74HC194_4V**, отражённых в таблице 10.4.

Т а б л и ц а 10.4

Входы									Выходы			
$\overline{CLR}$	$S0$	$S1$	SR	SL	A	B	C	D	OA	OB	OC	OD
0	x	x	x	x	x	x	x	x	0	0	0	0
1	1	1	x	x	A	B	C	D	A	B	C	D
1	1	0	1	x	x	x	x	x	1	OA_n	OB_n	OC_n
1	1	0	0	x	x	x	x	x	0	OA_n	OB_n	OC_n
1	0	1	x	1	x	x	x	x	OB_n	OC_n	OD_n	1
1	0	1	x	0	x	x	x	x	OB_n	OC_n	OD_n	0
1	0	0	x	x	x	x	x	x	OA_0	OB_0	OC_0	OD_0

П р и м е ч а н и е: x — любое состояние; OA_0, OB_0, OC_0, OD_0 — стационарные уровни A, B, C, D до установки указанных состояний на входах; OA_n, OB_n, OC_n, OD_n — соответственно уровни A, B, C, D перед началом прохождения фронта самого последнего тактового импульса.

Любой регистр сдвига состоит из связанных между собой триггеров (D -, или JK -типа) и логических элементов, причем количество триггеров равно количеству разрядов в записываемом числе.

Прежде чем заносить данные в триггеры, необходимо очистить регистр, подав логический 0 на вход очистки $\overline{CLR}$ (см. первую строку таблицы 10.4 и шаг 1 программы

данных генератора (рис. 10.28)). Для синхронной параллельной записи данных в регистр подадим на входы D, C, B, A 4-разрядный сигнал 0001 и установим $\overline{\text{CLR}} = 1$, $\text{S0} = \text{S1} = 1$ на обоих управляющих входах и $\text{SR} = \text{SL} = 0$, так как во время загрузки последовательное перемещение данных запрещено (см. вторую строку таблицы 10.4 и шаг 2 на рис. 10.28).




Рис. 10.28

При задании направления сдвига влево ($\text{S0} = 1$ и $\text{S1} = 0$, такт или шаг 3) сигнал 0001 загружается в триггеры и параллельно выводится на выходы QA, QB, QC, QD. Реализация программы моделирования работы регистра представлена на рис. 10.29 в виде временных диаграмм сигналов на его входах и выходах при шаговом (Step) режиме работы генератора XWG1.

С приходом очередного тактового импульса (при шагах 4, 5 и 6) происходит перезапись (сдвиг) содержимого триггера каждого разряда в соседний разряд (от разряда A к разряду D) без изменения порядка следования единиц и нулей. По окончании шестого тактового импульса на выходе устанавливается число 1000 (см. рис. 10.29). Если выполнить ещё один шаг при $\text{S0} = 1$ и $\text{S1} = 0$, то занесенная в регистр информация будет полностью из него выведена. Если при работе регистра в режиме сдвига влево (см. шаги 3...6 на рис. 10.29) в ячейки памяти генератора внести $\text{SL} = 1$, то сигнал 1 будет формироваться на выходе QA и сдвигаться влево от QA к QD при каждом тактовом импульсе. В результате после шестого импульса на выходе установится сигнал 1111.

Режим блокировки реализуется при подаче на оба управляющих входа сигналов низкого уровня, т. е. $\text{S0} = \text{S1} = 0$ при $\overline{\text{CLR}} = 1$ (см. шаг 7 и шаг 11 на рис. 10.29). В режиме блокировки данные в регистре не сдвигаются ни вправо, ни влево, а остаются на своих прежних позициях. При установке сигналов $\text{S0} = 0$ и $\text{S1} = 1$ с прихо-

дом 8, 9 и 10 тактовых импульсов происходит сдвиг сигнала 1000 вправо и его полный вывод из регистра. Если при работе регистра в режиме сдвига вправо (см. шаги 8...10, на рис. 10.29) в ячейки памяти генератора внести $SR = 1$, то сигнал 1 будет формироваться на выходе **OD** и сдвигаться вправо от **OD** к **OA** при каждом тактовом импульсе. И, как следствие, после десятого импульса на выходе установится сигнал 1111.




Рис. 10.29

Установим $S0 = S1 = 0$. С приходом 11-го импульса происходит блокировка выходов, на следующем шаге выполняется параллельная запись числа $DCBA = 1010$ в регистр, далее сдвиг данных влево и т. д.

Чтобы микросхема **74LS194N** работала в качестве *последовательного регистра влево*, нужно подать на управляющий вход **S0** высокий уровень напряжения, а на вход **S1** — низкий уровень, т. е. установить $S0 = 1$ и $S1 = 0$, и подавать в последовательной форме на вход **SR** данные, например, 1, 0, 1 и 0, которые записываются в разряд **A** (рис. 10.30). Регистр последовательно сдвигает влево эти сигналы от **QA** к **QD**, на выходе **QD** они теряются (см. шаги 3...9, рис. 10.31).

При установке $S1 = 0$ и $S1 = 1$ и подаче на вход **SL** данных в последовательной форме, например, 1, 0, 0 и 1, которые записываются в разряд **D** (выход **OD**), микросхема работает в режиме *последовательного регистра сдвига вправо* (без кольцевого перемещения данных): сигналы 1, 0, 0 и 1 сдвигаются по направлению к разряду **A**, на выходе **QA** они теряются (см. шаги 3...9, рис. 10.32).

Итак, подавая в регистр импульсы сдвига, на его последовательном выходе можно получить последовательность загруженного слова. Преобразование параллельного кода в последовательный — очень актуальная задача, так как передача цифровой информации в сетях передачи данных осуществляется в последовательном коде, а обработка её в микропроцессорах вычислительных устройств — в параллельном.




Рис. 10.30




Рис. 10.31




Рис. 10.32

10.8. Счётчики

В библиотеке программной среды MS10 имеются 4-, 8- и 12-разрядные счётчики различных типов. Среди них: счётчики асинхронные (SN7493, SN74393), синхронные (74NC161, SN74163), реверсивные (SN74191), двоично-десятичные (SN7493, SN74160) и др.

На рис. 10.33 представлена схема, содержащая синхронный двоичный 4-разрядный счётчик **74HC161**, к входам которого подключен источник тактовых импульсов **E1**, источник постоянного напряжения **VCC**, переключатели **1...4** для формирования входных двоичных чисел, ключ **Space** для изменения режима работы счётчика, а к выходам **QA**, **QB**, **QC** и **QD** подключен шестнадцатеричный 7-сегментный индикатор **DCD_HEX** и дешифратор **DC 4x10**. Выход последнего соединён с входами анализатора **XLA1**.

С помощью схемы (рис. 10.33) при замкнутом ключе **Space** можно наблюдать за подсчётом импульсов, подаваемых на вход счётчика от генератора **E1**, число которых высвечивается на индикаторе в десятичной форме, а при разомкнутом ключе **Space** можно сформировать на входе счётчика любое 4-разрядное двоичное число, которое высветится на индикаторе, а на одном из выходов дешифратора будет сформирован сигнал низкого уровня (логический 0), номер выхода соответствует входному коду (от 0000 до 1001₂ или 9₁₀) счётчика.




Рис. 10.33

Так, при подаче на вход счётчика при замкнутом ключе **Space** тактовых импульсов на индикаторе высвечиваются числа от 0 до 15, после чего счётчик обнуляется и вновь начинается счёт, а на экране анализатора логические нули перестают формироваться после прихода 11-го тактового импульса и появляются вновь только с приходом 17-го импульса (рис. 10.34, а).

Разомкнув ключ **Space**, будем формировать с помощью активных клавиш 1, 2, 3 и 4 клавиатуры числа 1001, 0011, 0000 и подавать их на входы **D**, **C**, **B** и **A** счётчика.

В синхронном счётчике заданные с помощью ключей уровни сигналов подаются на входы всех триггеров, как и тактовые импульсы, которые подаются на счётные входы CLX всех разрядов.




Рис. 10.34

При этом на индикаторе высвечиваются соответствующие числа, а на экране анализатора при медленном перемещении лучей можно наблюдать за появлением низких уровней сигналов на соответствующих выходах дешифратора (рис. 10.34, б). Однако, при подаче числа 1110_2 (14_{10}) ни на одном выходе дешифратора 4x10 сигнал низкого уровня не появился.

Как отмечалось, основу любого счётчика составляют связанные между собой триггеры *D*- или *JK*-типа. Если дополнить схему ключами **A** и **B**, соединяющими или размыкающими выходы высокого или низкого уровня предыдущего триггера с входами $\overline{IPR}$ или $\overline{ICLR}$ триггера следующего разряда, то можно создать счётчик с изменяемым направлением счёта, т. е. *реверсивный* двоичный счётчик (рис. 10.35): при замкнутых ключах **A** и разомкнутых **B** (режим суммирования) с каждым тактовым импульсом увеличивается результат счёта, а при замкнутых ключах **B** и разомкнутых **A** (режим вычитания) — результат счёта уменьшается (рис. 10.36).

Результаты моделирования 4-разрядного счетчика показали, что с его помощью можно сосчитать до 15. Следовательно, для создания счётчика натуральных десятичных чисел в двоичном коде для одной декады нужно в схему двоичного 4-разрядного счётчика ввести обратные связи с логическими элементами, посредством которых сигнал с какого-то старшего разряда поступает в младшие и т. п., обеспечивая в целом выработку счётчиком двоичного эквивалента счётной декады.

На рис. 10.37 представлена функциональная схема десятичного счётчика, собранная на триггерах *JK*-типа, в которой на каждый десятый тактовый импульс результат счёта сбрасывается в нуль, и далее результат счёта увеличивается. Возврат счётчика при поступлении десятого тактового импульса в начальное состояние обеспечивает-

ся дополнительной схемой с встроенными логическими элементами И (AND), ИЛИ (OR) и НЕ (NOT).




Рис. 10.35

Logic Analyzer-XLA1




Рис. 10.36

Счётчик работает так же, как синхронный двоичный счётчик до поступления седьмого импульса, а далее, благодаря обратной связи, нарушается изменение естественной последовательности двоичных чисел на входах и выходах триггеров при подсчёте тактовых импульсов. Можно предложить студентам дополнить схему девятью пробниками на входах и выходах триггеров и составить таблицу переключений схемы (рис. 10.37).

10.9. Цифроаналоговый преобразователь

Цифроаналоговый преобразователь предназначен для прямого преобразования входной цифровой величины в аналоговый эквивалент. Основной характеристикой ЦАП

является разрешающая способность, определяемая числом разрядов n . Теоретически ЦАП, преобразующий n -разрядные двоичные коды, должен обеспечить 2^n различных значений выходного сигнала с разрешающей способностью $1/(2^n - 1)$. Абсолютное значение минимального кванта напряжения определяется как предельным принимаемым числом $2^n - 1$, так и максимальным выходным напряжением ЦАП, по-другому называемым напряжением шкалы или опорным U_{on} .




Рис. 10.37

При числе разрядов $n = 12$ (количество независимых квантов (ступеней) выходного напряжения ЦАП равно $2^n - 1$) и опорном напряжении $U_{on} = 10$ В разрешающая способность ЦАП

$$\delta_a = U_{on} / (2^{12} - 1) = 10 / 4095 \approx 0,00245 \text{ В} = 2,45 \text{ мВ}.$$

Отличие реального значения разрешающей способности от теоретического обусловлено погрешностями и шумами входящих в ЦАП узлов. Точность ЦАП определяется значением абсолютной погрешности и нелинейностью преобразователя. Абсолютная погрешность определяется отклонением значения выходного напряжения от расчётного δ_a , соответствующего конечной точке характеристики преобразователя, и измеряется обычно в единицах младшего значащего разряда (МЗР).

Нелинейность преобразователя характеризует идентичность минимальных приращений выходного сигнала во всём диапазоне преобразования и определяется как наибольшее отклонение выходного сигнала от прямой линии абсолютной точности, проведенной через нуль и точку максимального значения выходного сигнала. Значение нелинейности не должно выходить за пределы $\pm 0,5$ единицы МЗР.

Из динамических параметров наиболее важным является максимальная частота преобразования — наибольшая частота дискретизации, при которой параметры ЦАП соответствуют заданным значениям. Работа ЦАП часто сопровождается специфичес-

кими переходными импульсами в выходном сигнале, возникающими из-за разности времени открывания и закрывания аналоговых ключей в ЦАП. Особенно значительны выбросы проявляются, когда входной код $01\dots111$ сменяется кодом $10\dots000$, а ключ старшего разряда ЦАП открывается позже, чем закрываются ключи младших разрядов.

Вследствие определённой идеализации при моделировании ЦАП не всегда удаётся определить отмеченные выше параметры.

Схема моделирования библиотечного (Mixed) 8-разрядного цифроаналогового преобразователя DAC представлена на рис. 10.38. С помощью ключей $0\dots7$ можно сформировать и подать на вход ЦАП двоичные числа от 00000000 до 11111111_2 (FF_{16} или 255_{10}) и измерить выходное напряжение с помощью вольтметра V1 или визирных линий на экране осциллографа XSC1. Ступенчатая кривая напряжений (рис. 10.38) на выходе ЦАП получена при вводе соответствующих комбинаций состояния ключей $0\dots7$, подключаемых поочередно снизу вверх к шине с напряжением $U = 5$ В во время остановок (Step) моделирования посредством ключа Run/Stop Simulation.




Рис. 10.38

Выбрав шаг моделирования, например, 10_{16} (16_{10}) и записав в составленную таблицу значения выходного напряжения $u_{\text{вых}}$ ЦАП при изменении входных чисел от 0 до FF (255_{10}) и при двух-трёх напряжениях источника VCC, например, $U = 5, 8$ и 10 В, можно определить величину ступенек при $U = \text{var}$. Полученные данные $u_{\text{вых}}(N)_{U=\text{var}}$ целесообразно представить на одном рисунке, выбрав соответствующие масштабы для напряжений и входных десятичных чисел, откладываемых по осям координат.

Провести моделирование ЦАП можно также с помощью схемы (рис. 10.39), запрограммировав генератор слов XWG1 (частота генерации сигналов равна 1 кГц), например, на выполнение задания (рис. 10.38), на возрастание и убывание чисел при шаге 10_{16} и т. д.




Рис. 10.39

Измерить выходные напряжения ЦАП и величину ступени при различных кодовых комбинациях на выходе генератора слова и напряжении источника VCC можно с помощью визирных линий, устанавливая их на двух соседних ступеньках (см. рис. 10.39). Значения напряжений и величина ступеньки (разрешающая способность ЦАП) отражаются в нижнем окне осциллографа XSC2. Так, при входных десятичных числах 175 и 191 и напряжении $U = 5$ В выходные напряжения ЦАП соответственно равны 3,437 В и 3,750 В, а напряжение ступени — 312,5 мВ.

10.10. Аналого-цифровой преобразователь

Назначение АЦП — преобразовывать исходную аналоговую величину в соответствующий ей цифровой эквивалент (цифровой код в различных системах исчисления). В АЦП происходит квантование входного напряжения на конечное число дискретных уровней. Основные параметры АЦП: разрядность, максимальный диапазон входного аналогового напряжения, точность преобразования, зависящая от шага квантования и ошибок, вносимых основными узлами АЦП, а также время преобразования, необходимое для представления мгновенного значения аналогового сигнала в цифровой форме (обычно в двоичном коде).

Как отмечалось, в интегральном исполнении наибольшее применение находят АЦП развёртывающегося типа, в том числе АЦП последовательного приближения со счётчиком (микросхемы K1113ПВ1, K572ПВ1 и др.). АЦП может обрабатывать входную информацию в виде однополярного аналогового напряжения с пределами $0 \dots u_{\text{вх}}$ и двухполярного $\pm u_{\text{вх}}/2$.

Схема включения библиотечного 8-разрядного АЦП (ADC) показана на рис. 10.40, в которую, кроме собственно АЦП, включены: источники опорного напряжения **E1** и **E2** (к входам **Vref+** и **Vref-**); генератор **E4** для синхронизации (вход **Soc**) и разрешения (вход **EO**) на выдачу двоичной информации на выходы **D0...D7** АЦП, с которыми соединены входы логического анализатора **XLA1**; пробники **X0...X7**; функциональный генератор **XFG1** в качестве источника входного сигнала u_{ex} (к входу **Vin**); ЦАП (**DAC**) и осциллограф **XSC1**. Выход **EOC** служит для передачи двоичной информации АЦП, например, на ЭВМ.




Рис. 10.40

Для заданного значения входного напряжения десятичный эквивалент двоичного кода на выходе АЦП можно определить по формуле

$$D_{(10)} = 256 u_{8x} / |(+E_1| + |-E_2|).$$

Проведём анализ выходных данных с АЦП с помощью пробников, анализатора **XLA1**, а также ЦАП и осциллографа. Вначале временно удалим провод 1 и подключим вход **V_{in}** АЦП к положительному полюсу источника постоянного напряжения **E3**. При $E_1 = E_2 = 3$ В и $u_{ex} = E_3 = 1$ В должны получить десятичное число $D_{(10)} = 256 \cdot 1/6 \approx 42.67$.

В таблице 10.5 приведены данные измерений, которые близки к расчётным значениям. При этом выходные инверсные сигналы $D_{(10)инв}$ с выхода АЦП пересчитаны на неинверсные $D_{(10)}$ по выражению

$$D_{(10)} = D_{(10)_{inv}} - 128,$$

а значения напряжения $U_{\text{вых}}(\text{ЦАП})$ с выхода ЦАП измерены на экране осциллографа с помощью визирной линии. Двоичный эквивалент $D_{(2)}$ преобразуемого напряжения

определен по свечению пробников, а шестнадцатеричный $D_{(16)инв}$ — считан с дисплея анализатора XLA1. Погрешность напряжения определена по выражению

$$\Delta U\% = 100(u_{вых(ЦАП)} - u_{вх}) / u_{вх}.$$

Таблица 10.5

$u_{вх}$, В	$u_{вых(ЦАП)}$, мВ	$D_{(2)}$	$D_{(16)}$	$D_{(10)инв}$	$D_{(10)}$	$D_{(10)расч}$	$\Delta U\%$
0,1	93,75	10000100	84	132	4	4,27	6,25
0,5	515,6	10010101	95	149	21	21,33	3,1
1,0	964,4	10101010	AA	170	42	42,67	1,56
2,0	2017	11010101	D5	213	85	85,34	0,84
2,5	2484	11101010	EA	234	106	106,67	0,64
2,9	2906	11111011	FB	251	123	123,74	0,21
-1,0	-984,4	01010101	55	85	-43	-42,67	1,56

Вернём провод 1 на вход генератора XFG1 (см. рис. 10.40) и зададим параметры генератора (рис. 10.41, а): напряжение треугольной формы со скважностью $N = 99$ и амплитудой 1 В (от -1 до 0,98 В) и его частоту $f_c = 50$ Гц. Включим моделирование. С выходов D0...D7 АЦП двоичные эквиваленты дискретных уровней напряжения $u_{вх}$ поступают на входы анализатора XLA1 (рис. 10.42) и ЦАП (DAC), а с выхода ЦАП ступенчатое напряжение $u_{вых(ЦАП)}$ (рис. 10.41, б) — на вход осциллографа.




Рис. 10.41




Рис. 10.42

При частоте синхронизации $f_m = 1$ кГц и частоте пилообразного напряжения $f_c = 50$ Гц образовалось двадцать ступеней напряжения $u_{\text{вых(ЦАП)}}$, высота каждой из них равна $U_{cm} \approx 93,7$ мВ при расчётном значении 94 мВ. Первая ступень высотой 66 мВ сформировалась по истечении 0,5 мс с момента включения моделирования при уровне входного напряжения -934 мВ, вторая — при уровне входного напряжения -849 мВ высотой 93,75 мкВ и далее через 1 мс (в момент нарастания тактового импульса синхронизации).

Щёлчком мышью на кнопке "Синусоидальное напряжение" генератора XFG1 (см. рис. 10.41, а) и зададим частоту напряжения $f_c = 25$ Гц, а затем, при остановке моделирования, установим частоту $f_c = 5$ Гц с изменением времени развёртки лучей осциллографа с 10 мс/дел на 50 мс/дел. Зададим смещение вверх на 0,6 деления осциллограммы входного напряжения $u_{\text{вх}}$.

Двоичные эквиваленты на выходе АЦП после преобразования в аналоговый сигнал с помощью ЦАП представлены в виде осциллограмм $u_{\text{вых(ЦАП)}}$ на рис. 10.43. Анализ осциллограмм показывает, что с уменьшением частоты сигнала увеличивается число ступеней, и преобразованная кривая хорошо аппроксимирует входной сигнал. Высота ступеней переменная, от 46 до 141 мВ, так как интервал дискретизации при заданной частоте синхронизации постоянный. Особенно заметна верхняя и нижняя ступени с отклонением от амплитуды входного напряжения приблизительно на 15,5 мВ, так как на интервалах дискретизации около амплитуд минимальная скорость изменения напряжения.

Схема 4-разрядного АЦП последовательного счёта с ЦАП (состоящего из операционного усилителя ОРAMP1 и резистивной матрицы R1...R4) в цепи обратной связи представлена на рис. 10.44. По сигналу "Пуск" на вход счётчика СТ начинают подаваться импульсы, сформированные генератором тактовой частоты Е1. По мере

поступления этих импульсов растёт входной код ЦАП и повышается напряжение на его выходе $u_{вых(ЦАП)}$ (рис. 10.45). Оно подаётся вместе с опорным (измеряемым) U_{on} напряжением с генератора E7 через делитель R6-R7 на компаратор, собранный на операционном усилителе OPAMP2. В момент, когда указанные напряжения сравниваются, компаратор срабатывает, на элемент AND подаётся логический 0, и прекращается работа счётчика. На выходе счётчика (на индикаторе) устанавливается код, являющийся цифровым эквивалентом постоянного входного (опорного) сигнала.




Рис. 10.43

Анализ осциллограмм напряжений (см. рис. 10.45) показал, что счётчик прервал счёт с приходом двенадцатого тактового импульса, а на 7-сегментном индикаторе высветилось число $S_{16} (12_2)$. Погрешность преобразования зависит от высоты ступеней выходного напряжения ЦАП, погрешности в их формировании и ошибки компаратора в определении равенства напряжений U_{on} и $u_{цан}$. Время преобразования непостоянно и зависит от напряжения U_{on} .

Схема (рис. 10.44) может использоваться для демонстрации работы ранее исследованных функциональных узлов в устройстве (АЦП). Переключатели 1...4 в схеме (при открытом ключе Space) служат для проверки работы счётчика СТ. Подключая к входам осциллографа XSC1 входы и выходы отдельных узлов схемы, можно зарисовать соответствующие сигналы, а по результатам моделирования — построить график

$U_{on}(N)$, где N — показания счётчика, и определить разрешающую способность (напряжение ступени) модели 4-разрядного АЦП при напряжении, например, $U_{on} = 1$ В.




Рис. 10.44




Рис. 10.45

10.11. Оптоэлектронные приборы

Принцип действия полупроводниковых *оптоэлектронных* приборов основан на использовании электромагнитного излучения оптического диапазона для передачи, обработки или отображения информации. В семейство приборов некогерентной оптоэлектроники входят излучающие светодиоды, цифробуквенные индикаторы (дисплеи), резисторные, диодные, транзисторные, тиристорные оптопары и оптоэлектронные интегральные микросхемы.

Оптопарой называют прибор, состоящий из излучающего и фотоприёмного элементов, между которыми имеется оптическая связь и обеспечена электрическая изоляция. В резисторной оптопаре в качестве фотоприёмного элемента используется фоторезистор (рис. 10.46, а), в диодной, транзисторной и тиристорной — соответственно фотодиод, фототранзистор и фототиристор (рис. 10.46, б-г).




Рис. 10.46

В оптоэлектронных интегральных микросхемах осуществляется оптическая связь между отдельными узлами или компонентами с целью изоляции их друг от друга (гальваническая развязка). В этих ИМС, представляющих собою гибридные модули с компараторами, счётчиками, дешифраторами и индикаторами, кроме излучателя и фотоприёмника, содержится устройство обработки сигнала, получаемого от фотоприёмника, в частности, устройство согласования оптико-электронного тракта с логическими ИМС по уровням сигналов, быстродействию, функциональным параметрам [2].

В состав библиотек программной среды MS10 входят следующие оптоэлектронные приборы:

- светодиоды разных цветов, в том числе двухцветные;
- транзисторные оптопары и гибридные микросхемы;
- 7- и 16-сегментные диодные дисплеи;
- линейные шкалы (линейки из десяти независимых светодиодов, в том числе со встроенными АЦП) и дисплеи.

Светодиоды разных цветов, как и все светоизлучающие приборы в устройствах отображения, используются для визуального отображения информации. Как отмечалось, важнейшей характеристикой светодиода является яркостная характеристика $B(I_{np})$ (см. рис. 1.10), в которой используется линейный участок. Номинальные токи серийных светодиодов $I_{np} = 2 \dots 20$ мА, при прямом и обратном напряжениях $2 \dots 3$ В ($U_{обр. max} \leq 5$ В).

Светодиоды с переменным цветом свечения (зарубежные LTR_293, отечественные АЛС331А и другие) содержат в корпусе два светоизлучающих *p-n*-перехода, один из которых имеет резко выраженный максимум спектральной характеристики в красной полосе, другой — в зелёной. При совместной работе *p-n*-переходов цвет излучения светодиода зависит от соотношения токов через эти переходы. Они могут служить индикаторами изменения токовых режимов в электронной цепи.

Светодиоды, обладающие рядом преимуществ (малые габариты, низкое напряжение питания, набор различных цветов свечения, большой срок службы) с успехом используются в схемах индикации включения, готовности к работе, наличия напряжения в блоке, аварийной ситуации узла и в других схемах, хорошо согласуясь по электрическим параметрам с полупроводниковыми приборами и микросхемами.

На рис. 10.47 приведена схема индикации состояния выхода логического элемента NAND. При замкнутом ключе Space свечения светодиодов VD1 зелёного цвета и VD2 красного цвета, а также пробника X3 соответствуют низкому уровню сигнала на выходе. При разомкнутом ключе Space на выходе элемента NAND формируется логическая 1, поэтому светодиоды и пробники X2 и X3 гаснут. С помощью потенциометра R1 и амперметров A1 и A2 можно определить токи, протекающие через *p-n*-переходы светодиода VD1, при которых излучается красный свет, оба гаснут и начинает излучаться зелёный свет.




Рис. 10.47

Снять переходную характеристику $I_{\text{вых}}(I_{\text{вх}})$ фототранзистора с открытым оптическим каналом и определить коэффициент передачи тока $K_i = I_{\text{вых}}/I_{\text{вх}}$, либо дифференциальный коэффициент передачи тока $K_{i0} = \Delta I_{\text{вых}}/\Delta I_{\text{вх}}$ можно с помощью схемы (рис. 10.48), параметры элементов которой установлены с учётом приведенных на рисунке коэффициентов модели МСТ6.

С помощью схемы (рис. 10.49, а) можно снять и построить амплитудно-частотную характеристику по напряжению $K_u = U_{\text{вых}}(U_{\text{вх}})$ транзисторного оптрона. На снятой с помощью плоттера ХВР1 АЧХ оптрона (рис. 10.49, б) граница полосы пропускания,

определённая на уровне $1/\sqrt{2}$ от коэффициента K_u на линейном участке характеристики, равна 167 кГц.




Рис. 10.48



Алфавитно-цифровой 7-сегментный дисплей DCD_HEX и разноцветные логические пробники X1...X10 широко используются при моделировании цифровых устройств (рис. 10.50). Основные параметры индикатора — минимальное и максимальное напряжения свечения задаются в диалоговом окне. Напряжение срабатывания 2,5 В пробников соответствует минимальному значению сигнала логической единицы цифровых ИМС ТТЛ-серии (с питанием 5 В). Пробники не потребляют тока, поэтому не оказывают воздействие на функционирование схем.

Недешифрующийся столбиковый индикатор BARGR (из библиотеки *Indicators/BARGRAPH/UNDCD_BARGRAPH*) представляет собой набор из десяти диодов, аналогичный набору светодиодов. Он подключается так же, как и набор светодиодов (см. рис. 10.50), но отличается от него по ряду параметров. Во-первых, диоды обладают внутренним сопротивлением, во-вторых, они требуют тока 5 мА, что следует учитывать при проектировании схем. Ток через каждый диод может проходить в обоих направлениях при отсутствии на них прямого падения напряжения в 1,5 В, характерного для светодиодов. Однако каждый диод обладает внутренним сопротивлением 500 Ом и характеризуется пороговым значением тока (5 мА), ниже которого соответствующая черта в приборе не светится. Как сопротивление диодов, так и пороговый ток можно изменить в диалоговом окне.

Так, на рис. 10.50 при седьмом тактовом импульсе с генератора **E1** не засвечивается пробник **X7** и седьмая черта в столбиковом индикаторе **BARGR**, так как при входном коде 0110 на выходе дешифратора **DC** формируется логический 0 только на линии **O6**.

В библиотеке **Indicators** размещены также аналоговые столбиковые индикаторы: **DCD_BARGRAPH** и **LVL_BARGRAPH** с одним аналоговым входом. Благодаря встроенным логическим схемам индикаторы преобразуют аналоговый сигнал в десять цифровых сигналов, которые отображаются в уровень столбика на своих дисплеях. На рис. 10.50 аналоговый столбик **LBARGR** подключен к источнику синусоидального напряжения **E2** с амплитудой ЭДС $E_2 = 14,14$ В. При моделировании показания инди-

катора (перемещение черточек снизу вверх и обратно) изменяются в соответствии с синусоидальным напряжением. Исходные значения напряжения 10 В и внутреннего сопротивления 500 Ом могут быть изменены в диалоговом окне.



б)
Рис. 10.49

Для включения в схему *линейки* из десяти независимых светодиодов LED4 (см. рис. 10.50) требуются резисторы, значения сопротивлений которых нужно определить, исходя из параметров светодиодов (падение напряжения 1,66 В и ток 15 мА через светодиод) и напряжений узлов схемы, куда включается линейка. Сопротивление каждого из резисторов, включенных в схему линейки, $R = 200 \text{ Ом}$. В схему (рис. 10.50) включен также логический анализатор XLA1, переключатели 1...4, счётчик СТ и другие компоненты.




Рис. 10.50

Большой выбор индикаторов сигналов и измерительных приборов программной среды MS10 придаёт наглядность, красочность и динамику эксперимента, что должно вызвать интерес студентов к проведению экспериментов и способствовать более глубокому осмыслению процессов, происходящих в электронных приборах и устройствах.

Заключение

Усвоение материала, изложенного в учебном пособии, поможет студентам изучить функционирование электронной аппаратуры современного оборудования, рассматриваемого в специальных дисциплинах. Автор стремился изложить учебный материал на уровне, доступном для студентов, обучающихся по неэлектротехническим направлениям и специальностям.

Спроектированные в программной среде NI Multisim 10 (MS10) схемы электронных устройств могут быть использованы в качестве "электронных макетов" при проведении занятий в компьютерном классе или дома по дисциплине для вузов 651600 (150400) "Электротехника и электроника".

Богатая библиотека моделей аналоговых и цифровых компонентов программной среды MS10 позволяет спроектировать более сложные схемы испытания электронных устройств (электронных регуляторов, стабилизаторов напряжения и тока, арифметико-логических устройств, микропроцессоров и др.).

ПРИЛОЖЕНИЕ

Каталог схемных файлов электронных устройств

В этом приложении приведен перечень файлов схем электронных устройств, спроектированных в программной среде NI Multisim 10, результаты испытания которых использованы в качестве иллюстративного материала в книге. Имена схемных файлов обозначены в соответствии с цифровыми номерами рисунков, а именно: первая цифра обозначения — номер темы, а вторая — порядковый номер рисунка темы. Для упрощения расширение **.ms10** в именах схемных файлов опущено.

Схемные файлы нужно перенести в папку **Circuit Design Suit 10.0** программы схемотехнического моделирования NI Multisim 10 (MS10), учебная версия которой с месячным сроком использования записана на прилагаемом к книге компакт-диске. После установки программного обеспечения MS10 на ваш компьютер и её запуска щёлкните мышью на кнопке меню **File** и в открывшемся диалоговом окне щёлкните мышью на закладке **Open...** В открывшемся окне выбора программ (**Circuit Design Suit 10.0**) выберите интересующий вас схемный файл, и после щелчка мышью на его имени схема будет выведена на рабочее поле среды MS10.

- 9.1 — схема для исследования диода, стабилитрона и тиристора.
- 9.2 — построение ВАХ диода 1N3064 с помощью характериографа IV Analyzer.
- 9.6 — построение ВАХ стабилитрона 2N2573 с помощью характериографа XIV1.
- 9.10 — схема для испытания однофазных полупроводниковых выпрямителей.
- 9.12 — схема для снятия входных и выходных характеристик биполярных и полевых транзисторов.
- 9.15 — построение семейства выходных характеристик биполярного транзистора 2N2222A с помощью характериографа IV Analyzer.
- 9.17 — построение семейства выходных характеристик полевого транзистора 2N3823 с помощью характериографа IV Analyzer.
- 9.18 — схема для испытания усилителя на биполярном транзисторе 2N3906 с ОЭ.
- 9.21 — схема для испытания усилителя на полевом транзисторе 2N4381 с ОИ.
- 9.23 — истоковый повторитель на полевом транзисторе IFR19014.

- 9.25 — дифференциальный усилитель на биполярных транзисторах 2N3906.
- 9.28 — схема для испытания неинвертирующего операционного усилителя AD846.
- 9.31 — схема для испытания дифференциатора, интегратора и избирательного усилителя на ОУ типа 2N3906.
- 9.36 — двухвходовый однопороговый аналоговый компаратор.
- 9.40 — гистерезисный аналоговый компаратор.
- 9.44 — одновходовый компаратор синусоидального напряжения.
- 9.45 — схема для испытания симметричного и несимметричного мультивибраторов и одновибратора, собранная на ОУ.
- 9.48 — генератор линейно изменяющегося напряжения, собранный на ОУ с RC -цепью в звене отрицательной обратной связи.
- 9.50 — ёмкостная трёхточечная схема LC -генератора, собранная на биполярном транзисторе 2N2222A.
- 9.58 — индуктивная трёхточечная схема LC -генератора, собранная на биполярном транзисторе 2N2222A.
- 9.60 — RC -генератор на ОУ типа AD741H с мостом Вина в цепях ПОС и ООС.
- 9.61 — мост Вина.
- 10.8 — схема проверки настроек логического генератора XWG1 и логического анализатора XLA1.
- 10.9 — схема для испытания логических элементов ИЛИ (OR), И (AND), НЕ (NOT), И-НЕ (NAND) и ИЛИ-НЕ (NOR).
- 10.11 — реализация логической функции на базовых логических элементах.
- 10.12 — асинхронный RC -триггер, собранный на четырёх элементах И-НЕ (NAND).
- 10.13 — асинхронный RC -триггер на элементах И-НЕ с анализатором XLA1.
- 10.14 — схема для снятия временных диаграмм и заполнения таблиц истинности интегральных T -, D - и JK -триггеров.
- 10.16 — интегральный дешифратор.
- 10.18 — интегральный шифратор.
- 10.19 — интегральный демультиплексор $1 \rightarrow 8$.
- 10.20 — интегральный демультиплексор $1 \rightarrow 16$.
- 10.22 — интегральный мультиплексор $8 \rightarrow 1$.
- 10.24 — цифровой 4-разрядный компаратор.
- 10.27 — универсальный параллельный 4-разрядный регистр.
- 10.30 — реверсивный последовательный 4-разрядный регистр.
- 10.33 — интегральный синхронный двоичный счётчик.
- 10.35 — реверсивный двоичный счётчик.

- 10.37** — десятичный счётчик на триггерах *JK*-типа.
- 10.38** — 8-разрядный ЦАП с вводом двоичных слов с помощью ключей.
- 10.39** — 8-разрядный ЦАП с логическим генератором **XWG1** на входе.
- 10.40** — 8-разрядный интегральный АЦП.
- 10.44** — 4-разрядный АЦП последовательного счёта с ЦАП.
- 10.47** — схема фотодиодной индикации состояния выхода элемента И-НЕ (**NAND**).
- 10.48** — схема для снятия переходной характеристики фототранзистора.
- 10.49** — схема для снятия и построения АЧХ и ФЧХ фототранзистора.
- 10.50** — схема со счётчиком и дешифратором с индикацией сигналов с помощью пробников, 7-сегментного дисплея, столбиковых цифрового и аналогового индикаторов и светодиодной линейки.

Список литературы

1. Беневоленский С. Б., Марченко А. Л., Освальд С. Б. **Компьютерный лабораторный практикум по электротехнике** (в средах Electronics Workbench и Multisim 8). — М.: МАТИ, 2006, 170 с.
2. Иванов В. И., Аксёнов А. И., Юшин А. М. **Полупроводниковые оптоэлектронные приборы**. Справочник. — М.: Энергоатомиздат, 1984, 184 с.
3. Игумнов Д. В., Костюнина Г. П. **Основы полупроводниковой электроники**. Учебное пособие. — М.: Горячая линия — Телеком, 2005, 392 с.
4. Карлащук В. И. **Электронная лаборатория на IBM PC**. Программа Electronics Workbench и её применение. — М.: "Солон-Р", 2005, 506 с.
5. Кузин А. В., Жаворонков М. А. **Вычислительная техника**. Учебник для сред. проф. образования. 2-е издание, стер. — М.: Издательский центр "Академия", 2006, 304 с.
6. Миловзоров О. В., Панков И. Г. **Электроника**. — М.: Высшая школа, 2006, 288 с.
7. **Лабораторные работы по основам промышленной электроники**. Учеб. пособие / Под ред. В. Г. Герасимова. — М.: Высшая школа, 1989, 175 с.
8. Марченко А. Л., Марченко Е. А. **Основы преобразования информационных сигналов**. Учебное пособие. — М.: Горячая линия — Телеком, 2008, 280 с.
9. Немцов М. В. **Электротехника и электроника**. Учебник для вузов. — М.: Изд. МЭИ, 2004, 460 с.
10. Нефедов А. В., Гордеев В. И. **Отечественные полупроводниковые приборы и их зарубежные аналоги**. Справочник. — М.: Радио и связь, 1990, 491 с.
11. Новожилов О. П. **Основы цифровой электроники**. Учебное пособие. — М.: ИП РадиоСофт, 2004, 528 с.
12. **Общая электротехника и электроника**. Компьютерные технологии практических занятий / Под ред. А. В. Кравцова. — М.: МГАУ им. В. П. Горячкина, 2001, 96 с.
13. Опадчий Ю. Ф., Глудкин О. П., Гуров А. И. **Аналоговая и цифровая электроника (Полный курс)**. Учебник для вузов / Под ред. О. П. Глудкина. — М.: Горячая линия — Телеком, 2007, 768 с.
14. Попов И. И., Партыка Т. Л. **Вычислительная техника**. Учебное пособие. — М.: Форум: ИНФРА-М, 2007, 608 с.
15. **Справочник по полупроводниковым приборам и их аналогам**. / Под ред. А. М. Пыжевского. — М.: АО "Роби", 1992, 316 с.

16. Титце У., Шенк К. Полупроводниковая схемотехника. — М.: Мир, 1983, 512 с.
17. Тотхейм Р. Основы цифровой электроники. — М.: Мир, 1988, 392 с.
18. Хернтер М. Е. **Multisim 7. Современная система компьютерного моделирования и анализа схем электронных устройств.** — М.: ДМК-пресс, 2006, 488 с.
19. **Электротехника и электроника. Учебник для вузов. Книга 3. Электрические измерения и основы электроники.** / Под ред. проф. В. Г. Герасимова. — М.: Энергоатомиздат, 1998, 432 с.
20. ГОСТ 25529-82. Диоды полупроводниковые. Термины, определения и буквенные обозначения параметров.
21. ГОСТ 20332-84. Тиристоры. Термины, определения и буквенные обозначения параметров.
22. ГОСТ 20003-74. Транзисторы биполярные. Термины, определения и буквенные обозначения параметров.
23. ГОСТ 19095-73. Транзисторы полевые. Термины, определения и буквенные обозначения параметров.
24. ГОСТ 19480-89. Микросхемы интегральные. Термины, определения и буквенные обозначения электрических параметров.
25. www.ni.com/russia. **Multisim™. User Guide**, 2007.
26. www.ni.com/russia. **Multisim™. Component Reference Guide**, 2007.

Предметный указатель

- Автогенератор, 83
 - типа *LC*, 84, 228
 - типа *RC*, 85, 236
- Автомат Миля, 115
 - Мура, 116
- Алгебра логики, 101
- Аналого-цифровой преобразователь, 125, 274
- Арифметико-логическое устройство, 94, 140
- Выпрямитель, 41
 - однофазный, 42, 191
 - трёхфазный, 45
 - управляемый, 54, 193
- Генератор, 83
 - бинарного слова, 240
 - импульсов треугольной формы, 89
 - пилообразного напряжения, 90, 227
 - тактовых импульсов, 115
 - электронный, 83
- Демультимплексор, 119, 258
- Диод, 19, 185
- Дешифратор, 116, 255
- Дизъюнктивная нормальная форма, 104
- Дизъюнктор, 101
- Дизъюнкция, 99
- Инвертор, 101
- Интегральная микросхема, 37
- Интегральные логические элементы, 250
 - транзисторно-транзисторной логики, 38
 - интегральной инжекционной логики, 38
 - КМОП транзисторной логики, 38
- Истоковый повторитель, 207
- Карта Карно, 106
- Компаратор, 120
 - аналоговый, 120, 217
 - цифровой, 262
- Конъюнктивная нормальная форма, 104
- Конъюнктор, 101
- Конъюнкция, 100
- Кэш-память, 145
- Логическая операция, 102
 - исключающее ИЛИ, 103
 - отрицания (НЕ), 101
- Логическая операция, 102
 - сложения (ИЛИ), 99
 - стрелка Пирса (ИЛИ-НЕ), 102
 - умножения (И), 100
 - штрих Шеффера (И-НЕ), 103
- Логический анализатор, 245
- Логический элемент, 101, 250
- Макстерм, 104
- Матрица программируемая, 110
- Микрокоманда, 155
- Микропроцессор, 151
 - типа CISC, 153
 - типа MISC, 153
 - типа RISC, 153
 - типа VLIW, 153
- Микроконтроллер, 166
- Микропроцессорная система, 167
- Микропроцессорный комплект, 164
- Минтерм, 104
- Мультивибратор, 86, 224
 - ждуший 90
- Мультиплексор, 118, 258
- Минимизация логических функций, 106
 - алгебраическая, 38
 - с помощью карт Карно, 106

Оперативное запоминающее

устройство, 144

Оптопара, 280

Оптрон, 25

Постоянное запоминающее

устройство, 144

Программируемая логическая

матрица, 110

Регистр, 138

общего назначения, 157

параллельный, 139

последовательный, 267

реверсивный, 138

сдвиговой, 157, 267

состояния, 157

Сглаживающий фильтр, 47, 191

Светодиод, 280

Сигнал импульсный, 76

Стабилизатор компенсационный, 53

параметрический, 52

Стабилитрон, 21, 185

Сумматор, 121

Счётчик, 132

двоичный, 133, 269

десятичный, 137, 270

реверсивный, 136

Таблица истинности, 97

состоянии, 116

Транзистор биполярный, 26, 194

с изолированным затвором, 31

полевой, 31, 194

Транзисторный ключ, 80

Тиристор, 34, 185

Триггер, 82

асинхронный, 127

двухступенчатый, 128

синхронный, 129

типа *D*, 129

JK, 131, 255

RS, 127, 253

T, 129, 255

Узел функциональный, 114

Усилитель, 58

дифференциальный, 67, 208

мощности, 71

на биполярном транзисторе

с ОЭ, 62, 200

на полевом транзисторе с ОИ, 204

операционный, 73, 210

Устройство вычислительное, 157

запоминающее, 144

импульсное, 76

комбинационное, 114

логическое, 93

последовательностное, 115

цифровое, 93

Формирователь импульсов, 78

Фотодиод, 25

Фототранзистор, 26, 280

Цифроаналоговый

преобразователь, 123, 271

Шина адреса, 165

данных, 146

управления, 165

Шифратор, 117, 255

Элемент логический, 101

памяти, 145, 148

Эмиттерный повторитель, 66

Книги издательства «ДМК Пресс» можно заказать в торгово-издательском холдинге «АЛЬЯНС-КНИГА» наложенным платежом, выслав открытку или письмо по почтовому адресу: **123242, Москва, а/я 20** или по электронному адресу: **orders@alians-kniga.ru**.

При оформлении заказа следует указать адрес (полностью), по которому должны быть высланы книги; фамилию, имя и отчество получателя. Желательно также указать свой телефон и электронный адрес.

Эти книги вы можете заказать и в Internet-магазине: **www.alians-kniga.ru**.

Оптовые закупки: тел. **(495) 258-91-94, 258-91-95**; электронный адрес **books@alians-kniga.ru**.

Марченко Алексей Лукич

ОСНОВЫ ЭЛЕКТРОНИКИ

Учебное пособие для вузов

Главный редактор *Мовчан Д. А.*
dm@dmk-press.ru

Литературный редактор *Галушкина А. В.*
Компьютерная верстка *Титовой Л. А.*
Дизайн обложки *Мовчан А. Г.*

Подписано в печать 15.10.2008. Формат 70×100 1/8.

Гарнитура «Ньютон». Печать офсетная.

Усл. печ. л. 27,75. Тираж 2000 экз. Заказ № 1111.

Издательство ДМК Пресс

Web-сайт издательства: **www.dmk-press.ru**

Отпечатано в ГП ПО «Псковская областная типография».
180004, г. Псков, ул. Ротная, 34.